特許
J-GLOBAL ID：201103052809626931
電圧を監視するための制御装置の回路配置
発明者：
出願人/特許権者：
代理人 (3件)：
亀谷 美明
, 金本 哲男
, 萩原 康司
公報種別：特許公報
出願番号（国際出願番号）：特願2001-500937
特許番号：特許第4550336号
出願日： 2000年05月20日
請求項（抜粋）：
【請求項1】 所定の電圧値を越える電圧偏差について電圧を監視し,電圧値を越える電圧偏差が発生した場合に,制御装置によって制御される出力段(7から12)をロックするためのリセット信号(RSTE)を出力する,制御装置の回路配置(13)であって,
-基準電圧(REF)を発生させる手段と,
-前記基準電圧(REF)を,第1の比例係数で乗算された監視すべき電圧から得られる第1の比較電圧値と比較して,リセット信号(RSTE)を出力するための第1の比較器と,
-第2の比較器と
を有する,前記制御装置の回路配置において,
前記第2の比較器は,前記基準電圧(REF)と,第2の比例係数によって乗算された監視すべき電圧から得られる第2の比較電圧値とを比較し,かつ
前記第2の比較器が,リセット信号(RSTE)を出力し,
前記回路配置(13)は,2つの分圧器を有しており,前記分圧器は一方では監視すべき電圧に接続されており,他方では接地されており,その場合に比較電圧値が分圧器のタップ(23,24)において取出し可能であり,
タップ(23,24)の1つにトランジスタ(35,36)のコレクタが接続されており,出力段(7から12)を有効化する初期化信号がトランジスタ(35,36)に供給され、
前記第1の分圧器のタップ(23)にトランジスタ(35)のコレクタが接続されており,前記トランジスタのエミッタは監視すべき電圧に接続されており,かつそのベースは制御装置の計算機(2)の第2の接続端(Port1)に接続されており,かつプルダウン抵抗(39)を介して接地されており,トランジスタ(35)の駆動電圧は前記第1の比較器の駆動電圧以下である,
ことを特徴とする,制御装置の回路配置。
IPC (1件)：
FI (4件)：
G05F 1/10 304 B
, G05F 1/10 301 A
, G05F 1/10 304 G
, G05F 1/10 304 H
