特許
J-GLOBAL ID：201103052845360336
インタリーブされた非ブロッキングパケットバッファのための方法および装置
発明者：
出願人/特許権者：
代理人 (6件)：
深見 久郎
, 森田 俊雄
, 仲村 義平
, 伊藤 英彦
, 堀井 豊
, 森下 八郎
公報種別：特許公報
出願番号（国際出願番号）：特願2001-521004
特許番号：特許第4439154号
出願日： 2000年08月21日
請求項（抜粋）：
【請求項1】 スイッチであって、
複数の入力ポートと、
複数の出力ポートと、
複数の入力ポートと複数の出力ポートとによって共有され、複数の入力ポートのいずれかから受取った入力データストリームを記憶し、複数の出力ポートのいずれかに出力データストリームを与えるメモリと、
複数の出力ポートの1つに対するメモリ読出動作をスケジュールし、並行して複数の入力ポートの1つに対するメモリ書込動作をスケジュールするパケットストレージマネージャとを含み、メモリ読出動作およびメモリ書込動作は単一のポートサイクルでメモリの異なった部分に対してスケジュールされ、
パケットストレージマネージャは、
ポートサイクルに依存して、メモリ読出動作のためのメモリにおける第1の場所に対する読出アドレスを選択する読出アドレス論理を含み、読出アドレス論理は、
複数の出力ポートの各々に対するポート待ち行列を含み、ポート待ち行列は入来パケット内のネットワークデスティネーションに依存して、パケットストレージマネージャによってメモリに書込まれたデータの場所のメモリアドレスを記憶し、読出アドレス論理はさらに、
ポートサイクルに依存して、メモリ読出アドレスを取除くべきポート待ち行列を選択するポート待ち行列選択論理を含み、読出すべきメモリ部分は、選択されたポート待ち行列の先頭から取除かれたメモリ読出アドレスに依存し、パケットストレージマネージャはさらに、
読出アドレス論理によって選択された読出アドレスに依存して、メモリ書込動作のためのメモリにおける第2の場所に対する書込アドレスを選択する書込アドレス論理を含む、スイッチ。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
