特許
J-GLOBAL ID：201103052875644622
ビームフォーミング用時間遅延及びアポダイゼーション値の敏速な分散型計算のための方法及び装置
発明者：
出願人/特許権者：
代理人 (1件)：
荒川 聡志
公報種別：特許公報
出願番号（国際出願番号）：特願2000-592816
特許番号：特許第4428477号
出願日： 1999年12月06日
請求項（抜粋）：
【請求項1】 x座標軸及びz座標軸を有する平面内に配列されている多数のトランスデューサ素子を含んでいるトランスデューサ・アレイと、ビームフォーマとを備えたビームフォーミング・システムであって、前記ビームフォーマが、 前記多数のトランスデューサ素子にそれぞれ動作結合されている多数の受信チャネルと、 焦点位置のx座標及びz座標を記憶している第1のメモリと、 前記多数のトランスデューサ素子のそれぞれの位置についてのそれぞれの座標の組を記憶している第2のメモリであって、各々の座標の組がx座標とz座標とを含んでいる第2のメモリと、 前記第1及び第2のメモリに接続されていて、前記焦点位置の前記x座標とそれぞれの前記素子の位置のx座標との間のそれぞれのx座標差を形成する第1の加減算回路と、 前記第1及び第2のメモリに接続されていて、前記焦点位置の前記z座標とそれぞれの前記素子の位置のz座標との間のそれぞれのz座標差を形成する第2の加減算回路と、 前記第1及び第2の加減算回路に接続されていて、該第1及び第2の加減算回路の出力の座標変換を実行するコーディック回転器と、 それぞれの前記受信チャネルにそれぞれの時間遅延を適用する時間遅延発生器であって、各々の時間遅延が前記コーディック回転器のそれぞれの出力の関数である時間遅延発生器とを含んでいること、を特徴とするビームフォーミング・システム。
IPC (1件)：
FI (1件)：
前のページに戻る
