DC/DCコンバータ用半導体装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願2011-114840
公開番号（公開出願番号）：特開2011-228719
出願日： 2011年05月23日
公開日（公表日）： 2011年11月10日
要約：

【課題】半導体装置の電源電圧の変換効率を向上させる。【解決手段】ハイサイドスイッチ用のパワーMOS・FETとローサイドスイッチ用のパワーMOS・FETとが直列に接続された回路を有する非絶縁型DC-DCコンバータにおいて、ローサイドスイッチ用のパワーMOS・FETと、そのローサイドスイッチ用のパワーMOS・FETに並列に接続されるショットキーバリアダイオードD1とを同一の半導体チップ5b内に形成した。ショットキーバリアダイオードD1の形成領域SDRを半導体チップ5bの短方向の中央に配置し、その両側にローサイドのパワーMOS・FETの形成領域を配置した。また、半導体チップ5bの主面の両長辺近傍のゲートフィンガ6aから中央のショットキーバリアダイオードD1の形成領域SDRに向かって、その形成領域SDRを挟み込むように複数本のゲートフィンガ6bを延在配置した。【選択図】図10

請求項（抜粋）：

電界効果トランジスタと、前記電界効果トランジスタに並列に接続されるショットキーバリアダイオードとを同一の半導体チップに備え、前記半導体チップには、前記電界効果トランジスタを形成する複数のトランジスタセルの形成領域が、前記ショットキーバリアダイオードの形成領域を挟むように配置されており、前記半導体チップの主面には、前記半導体チップの外周に沿って延在する第1メタルゲート配線と、前記ショットキーバリアダイオードの形成領域を挟むように前記第1メタルゲート配線から前記ショットキーバリアダイオードの形成領域に向かって前記複数のトランジスタセルの形成領域上に延在する複数の第2メタルゲート配線とが配置されていることを特徴とする半導体装置。

IPC (10件)：

H01L 29/78 , H01L 27/06 , H01L 21/823 , H01L 27/088 , H01L 27/04 , H01L 21/822 , H01L 29/47 , H01L 29/872 , H01L 25/07 , H01L 25/18

FI (14件)：

H01L29/78 652K , H01L27/06 102A , H01L27/08 102D , H01L27/04 H , H01L29/48 F , H01L29/78 653A , H01L29/78 657D , H01L29/78 652F , H01L29/78 652J , H01L29/78 652D , H01L29/78 652Q , H01L29/78 652L , H01L29/78 652S , H01L25/04 C

Fターム (48件)：

4M104AA01 , 4M104BB14 , 4M104CC03 , 4M104DD16 , 4M104DD26 , 4M104DD30 , 4M104FF02 , 4M104FF11 , 4M104FF17 , 4M104FF27 , 4M104GG03 , 4M104GG09 , 4M104GG14 , 4M104GG18 , 4M104HH20 , 5F038BE07 , 5F038BH05 , 5F038BH18 , 5F038CA02 , 5F038CA05 , 5F038CA09 , 5F038CA10 , 5F038CD20 , 5F038DF01 , 5F038EZ20 , 5F048AB07 , 5F048AB10 , 5F048AC03 , 5F048AC06 , 5F048AC10 , 5F048BA01 , 5F048BB01 , 5F048BB05 , 5F048BB19 , 5F048BB20 , 5F048BC01 , 5F048BC03 , 5F048BC07 , 5F048BC12 , 5F048BD06 , 5F048BE02 , 5F048BE03 , 5F048BE05 , 5F048BF01 , 5F048BF02 , 5F048BF07 , 5F048BF15 , 5F048BG12

引用特許：

審査官引用 (4件)

半導体装置
公報種別：公開公報出願番号：特願2001-184608 出願人：三菱電機株式会社
半導体装置
公報種別：公開公報出願番号：特願2001-329620 出願人：株式会社日立製作所
混成集積回路装置
公報種別：公開公報出願番号：特願2002-209972 出願人：三洋電機株式会社

全件表示

前のページに戻る