特許
J-GLOBAL ID：201103053236451976
画像処理装置および画像形成装置
発明者：
出願人/特許権者：
代理人 (1件)：
青木 修
公報種別：公開公報
出願番号（国際出願番号）：特願2009-174461
公開番号（公開出願番号）：特開2011-030005
出願日： 2009年07月27日
公開日（公表日）： 2011年02月10日
要約：
【課題】 フィルタ回路の回路規模を小さくする。【解決手段】 フィルタ回路1は、1ライン内に配列された画素データにおける所定の数の注目画素データを1画素ずつずらしながら、所定の数の注目画素データと同一数のフィルタ係数との積に基づきフィルタ処理後の画素データを生成する。そして、フィルタ回路1は、フィルタ係数配列の中央を中心にして値が対称となっている複数のフィルタ係数のうち、同一値を有する2つのフィルタ係数のうちの一方を画素データに乗算する乗算器21と、それらの2つのフィルタ係数のうちの他方とその画像データとの積を使用するときまで、乗算器による乗算結果の値を遅延させる遅延回路24,25とを備える。【選択図】 図2
請求項（抜粋）：
1ライン内に配列された画素データにおける所定の数の注目画素データを前記所定の数より少ない画素数ずつずらしながら、前記所定の数の注目画素データと同一数のフィルタ係数との積に基づきフィルタ処理後の画素データを生成する画像処理装置において、
フィルタ係数配列の中央を中心にしてフィルタ係数の絶対値が対称となっている複数のフィルタ係数のうち、同一の絶対値を有する2つのフィルタ係数のうちの一方を画素データに乗算する乗算器と、
前記2つのフィルタ係数のうちの他方とその画像データとの積を使用するときまで、前記乗算器による乗算結果の値を遅延させる遅延回路と、
を備えることを特徴とする画像処理装置。
IPC (3件)：
H04N 1/40
, G06T 5/20
, G06T 1/20
H04N1/40 101Z
, G06T5/20 A
, G06T1/20 B
5B057CA12
, 5B057CA16
, 5B057CB12
, 5B057CB16
, 5B057CC02
, 5B057CE03
, 5B057CE05
, 5B057CE06
, 5B057CH04
, 5B057CH09
, 5C077LL17
, 5C077PP02
, 5C077PP03
, 5C077PQ12
, 5C077PQ24
