特許

J-GLOBAL ID：201103053306001841

SRTS法を用いたクロック発生装置

発明者： 島村 彰 ,  内田 義弘 ,  安達 誠 ,  吉野 弘子 ,  鈴木 正明
出願人/特許権者： 富士通株式会社
代理人 (1件)： 斉藤 千幹
公報種別：特許公報
出願番号（国際出願番号）：特願2000-090546
公開番号（公開出願番号）：特開2001-285268
特許番号：特許第3652578号
出願日： 2000年03月29日
公開日（公表日）： 2001年10月12日
請求項（抜粋）：

【請求項1】セル送信側の送信クロックに同期した受信クロックをセル受信側において発生するSRTS法を用いたクロック発生装置において、第1の受信クロックを発生すると共に、該受信クロックに基づいて作成されたローカルなタイミング情報(ローカルRTS情報)とネットワークより受信した受信タイミング情報(受信RTS情報)との差が零となるように該受信クロックの位相を制御するディジタルPLL回路、ディジタルPLL回路から出力する第1の受信クロックを分周して位相比較クロックを生成する分周回路、前記位相比較クロックに位相同期した第2の受信クロックを生成するアナログPLL回路、第1の受信クロックでユーザデータが書き込まれ、第2の受信クロックでユーザデータが読み出されるバッファ手段、を備えることを特徴とするSRTS法を用いたクロック発生装置。

IPC (6件)：

H04L 7/033 ,  G06F 1/12 ,  H03L 7/08 ,  H04J 3/00 ,  H04J 3/06 ,  H04L 12/56

FI (6件)：

H04L 7/02 B ,  H04J 3/00 Y ,  H04J 3/06 Z ,  H04L 12/56 ,  G06F 1/04 340 D ,  H03L 7/08 G