半導体装置およびその製造方法

発明者： ,
出願人/特許権者：
代理人 (3件)：速水進治 , 野本可奈 , 天城聡
公報種別：公開公報
出願番号（国際出願番号）：特願2010-061401
公開番号（公開出願番号）：特開2011-198837
出願日： 2010年03月17日
公開日（公表日）： 2011年10月06日
要約：

【課題】界面準位を低減しつつ、電荷トラップに起因するヒステリシスを抑制できる半導体装置の構造およびその製造方法を提供する。【解決手段】半導体装置200は、GaNを含む半導体層101を表面の少なくとも一部に有する基板(半導体基板100)と、半導体層101と接するように半導体基板100上に設けられており、窒素を含まず、Alを含む酸化金属層からなる第1のゲート絶縁層(Al2O3膜114)と、Al2O3膜114上に設けられており、SiおよびOを含む第2のゲート絶縁層(SiO2膜116)と、SiO2膜116上に設けられたゲート電極118と、を備え、ゲート電極118の下面は、SiO2膜116に接しており、Al2O3膜114の膜厚は、SiO2膜116の膜厚より薄い。【選択図】図1

請求項（抜粋）：

GaNを含む半導体層を表面の少なくとも一部に有する基板と、前記半導体層と接するように前記基板上に設けられており、窒素を含まず、Alを含む酸化金属層からなる第1のゲート絶縁層と、前記第1のゲート絶縁層上に設けられており、SiおよびOを含む第2のゲート絶縁層と、前記第2のゲート絶縁層上に設けられたゲート電極と、を備え、前記ゲート電極の下面は、前記第2のゲート絶縁層に接しており、前記第1のゲート絶縁層の膜厚は、前記第2のゲート絶縁層の膜厚より薄い、半導体装置。

IPC (5件)：

H01L 21/338 , H01L 29/778 , H01L 29/812 , H01L 29/78 , H01L 29/786

FI (7件)：

H01L29/80 H , H01L29/78 301B , H01L29/78 618B , H01L29/78 618E , H01L29/78 301G , H01L29/78 617U , H01L29/80 Q

Fターム (79件)：

5F102FA05 , 5F102GB01 , 5F102GC01 , 5F102GD10 , 5F102GJ02 , 5F102GJ03 , 5F102GJ10 , 5F102GL04 , 5F102GM04 , 5F102GR04 , 5F102GV08 , 5F102HC01 , 5F102HC15 , 5F102HC19 , 5F102HC21 , 5F110AA30 , 5F110CC02 , 5F110DD04 , 5F110DD05 , 5F110EE01 , 5F110EE02 , 5F110EE03 , 5F110EE14 , 5F110EE22 , 5F110FF01 , 5F110FF02 , 5F110FF09 , 5F110FF27 , 5F110FF30 , 5F110GG04 , 5F110GG12 , 5F110GG19 , 5F110GG24 , 5F110GG25 , 5F110GG42 , 5F110HJ01 , 5F110HJ04 , 5F110HJ13 , 5F110HK02 , 5F110HK03 , 5F110HK04 , 5F110HK22 , 5F110HK42 , 5F110NN02 , 5F110NN24 , 5F110NN35 , 5F110QQ14 , 5F140AA00 , 5F140AC36 , 5F140BA01 , 5F140BA02 , 5F140BA06 , 5F140BA09 , 5F140BA17 , 5F140BB18 , 5F140BD01 , 5F140BD05 , 5F140BD07 , 5F140BD11 , 5F140BD13 , 5F140BD18 , 5F140BE09 , 5F140BE10 , 5F140BF05 , 5F140BF10 , 5F140BF11 , 5F140BF15 , 5F140BF42 , 5F140BH21 , 5F140BH49 , 5F140BJ05 , 5F140BJ11 , 5F140BJ15 , 5F140BJ17 , 5F140BK13 , 5F140BK21 , 5F140BK38 , 5F140CC08 , 5F140CE02

前のページに戻る