特許
J-GLOBAL ID：201103054340172970
線形化されたマルチビットデジタル/アナログ変換器およびマルチビットデルタシグマアナログ/デジタル変換器におけるその適用
発明者：
出願人/特許権者：
代理人 (5件)：
矢野 敏雄
, 山崎 利臣
, 久野 琢也
, アインゼル・フェリックス=ラインハルト
, ラインハルト・アインゼル
公報種別：特許公報
出願番号（国際出願番号）：特願2000-558611
特許番号：特許第3761782号
出願日： 1999年07月01日
請求項（抜粋）：
【請求項1】入力側(IN)が1/Mの分周回路(T)を介してM個の加算器(S1.........S7)の入力側と接続されている、マルチビットデジタル/アナログ変換器(DAC)において、
各加算器の出力側がそれぞれのループフィルタ(SF1.........SF7)を介して各量子化器(Q1.........Q7)の入力側に接続されており、
ソーティング論理回路(SL)が設けられており、前記ソーティング論理回路(SL)の入力側は前記各量子化器の出力側に接続され、前記ソーティング論理回路(SL)の出力側は各DA素子(DA1.........DA7)に接続され、前記ソーティング論理回路の制御入力側(ST)はマルチビットデジタル/アナログ変換器の入力側(IN)に接続されており、さらに前記ソーティング論理回路の各出力信号(s1.........s7)は、前記各加算器のそれぞれの入力側にネガティブフィードバックされており、
出力加算器(DAS)が設けられており、該出力加算器の入力側は各DA素子の出力側に接続され、出力側からはアナログの出力信号(da(k))が送出されるように構成されていることを特徴とするマルチビットデジタル/アナログ変換器。
IPC (2件)：
H03M 1/66 ( 200 6.01)
, H03M 3/02 ( 200 6.01)
