特許
J-GLOBAL ID：201103054615107928
画像処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：特許公報
出願番号（国際出願番号）：特願2001-130450
公開番号（公開出願番号）：特開2002-328880
特許番号：特許第3494436号
出願日： 2001年04月26日
公開日（公表日）： 2002年11月15日
請求項（抜粋）：
【請求項1】 画面を複数に分割して得られる各領域の画素データを1ブロックとして、1ブロック単位のデータに対して所定の処理を実行する信号処理部と、システムバスを介して処理すべき1ブロックのデータの入力を要求するDMA(ダイレクトメモリアクセス)要求を発生する入力側DMA要求制御手段と、前記システムバスを介して処理されたブロックのデータの出力を要求するDMA要求を発生する出力側DMA要求制御手段と、前記システムバスを介して1ブロックのデータが入力されるとともに、入力されたデータを前記信号処理部に転送する入力処理部と、前記信号処理部にて処理されたデータが転送されて、システムバスに対して出力する出力処理部とをそれぞれ具備し、前記システムバスを使用してのデータの入出力の優先順位がそれぞれ設定された画像処理モジュールと、前記各画像処理モジュールからのDMA要求に対して、いずれの画像処理モジュールに対して前記システムバスの使用を許可するかを、設定された優先順位に基づいて決定するDMACモジュールとを具備し、優先順位の低い前記画像処理モジュールのみが、前記信号処理部における信号処理が終了した時点において、前記入力側DMA要求制御手段または出力側DMA要求制御手段からDMA要求が発生している場合に、該信号処理部による信号処理を停止するようになっていることを特徴とする画像処理装置。
IPC (3件)：
G06F 13/28 310
, H04N 5/232
, H04N 7/24
G06F 13/28 310 B
, G06F 13/28 310 Y
, H04N 5/232 Z
, H04N 7/13 Z
