特許
J-GLOBAL ID：201103056466549079
波形整正回路
発明者：
出願人/特許権者：
公報種別：特許公報
出願番号（国際出願番号）：特願2000-139112
公開番号（公開出願番号）：特開2001-320262
特許番号：特許第4374514号
出願日： 2000年05月11日
公開日（公表日）： 2001年11月16日
請求項（抜粋）：
【請求項1】入力信号を1クロック信号分遅延させる第一のレジスタと、該遅延した入力信号を更に1クロック分遅延させることにより入力信号を2クロック分遅延させる第二のレジスタと、前記2クロック分遅延した信号と現在の入力信号との排他的論理和を求める第一の排他的論理和回路と、前記2クロック分遅延した入力信号と前記1クロック分遅延した入力信号との排他的論理和を求める第二の排他的論理和回路と、前記第一および第二の排他的論理和回路により求めた二つの出力信号の論理積を求める論理積回路と、該論理積回路が出力する出力信号によりクロック信号を制御し前記入力信号を入力保持するクロックイネーブル入力付レジスタとにより構成し1クロック幅パルスを無視したことを特徴とする波形整正回路。
IPC (1件)：
FI (1件)：
前のページに戻る
