半導体装置およびその作製方法

発明者： , , , ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2010-170067
公開番号（公開出願番号）：特開2011-049550
出願日： 2010年07月29日
公開日（公表日）： 2011年03月10日
要約：

【課題】寄生容量を十分に低減できる構成を備えた半導体装置を提供することを課題の一とする。また、駆動回路に用いる薄膜トランジスタの動作速度の高速化を図ることを課題の一とする。【解決手段】酸化物絶縁層がチャネル形成領域において酸化物半導体層と接したボトムゲート構造の薄膜トランジスタにおいて、ソース電極層及びドレイン電極層がゲート電極層と重ならないように形成することにより、ソース電極層及びドレイン電極層とゲート電極層との間の距離を大きくし、寄生容量の低減を図ることができる。【選択図】図1

請求項（抜粋）：

絶縁表面上にゲート電極層と、前記ゲート電極層上にゲート絶縁層と、前記ゲート絶縁層上にソース電極層及びドレイン電極層と、前記ゲート絶縁層及び前記ゲート電極層上に酸化物半導体層と、前記酸化物半導体層上に酸化物絶縁層と、前記酸化物絶縁層及び前記酸化物半導体層上に保護絶縁層とを有し、前記酸化物半導体層は、前記ゲート電極層上にチャネル形成領域を有し、前記ソース電極層及び前記ドレイン電極層は、前記ゲート電極層と重ならず、側面部において前記酸化物半導体層の一部と接し、前記酸化物絶縁層は、前記チャネル形成領域において前記酸化物半導体層と接し、前記保護絶縁層は、前記酸化物半導体層の一部と接することを特徴とする半導体装置。

IPC (6件)：

H01L 29/786 , H01L 21/336 , H01L 29/417 , G02F 1/136 , H01L 51/50 , H01L 21/28

FI (9件)：

H01L29/78 617A , H01L29/78 619A , H01L29/78 618B , H01L29/78 616S , H01L29/78 627B , H01L29/50 M , G02F1/1368 , H05B33/14 A , H01L21/28 301R

Fターム (141件)：

2H092GA43 , 2H092GA48 , 2H092GA50 , 2H092GA55 , 2H092GA60 , 2H092JA26 , 2H092JA31 , 2H092JA33 , 2H092JA35 , 2H092JA36 , 2H092JA39 , 2H092JA43 , 2H092JA44 , 2H092JA46 , 2H092JB57 , 2H092JB58 , 2H092KA05 , 2H092KA08 , 2H092KA12 , 2H092KA19 , 2H092KA22 , 2H092KA24 , 2H092KB05 , 2H092KB14 , 2H092KB22 , 2H092KB24 , 2H092MA04 , 2H092MA05 , 2H092MA06 , 2H092MA13 , 2H092NA22 , 2H092NA23 , 2H092QA07 , 2H092QA13 , 2H092QA14 , 2H092RA10 , 3K107AA01 , 3K107BB01 , 3K107CC14 , 3K107CC31 , 3K107EE04 , 3K107HH05 , 4M104AA03 , 4M104AA09 , 4M104BB02 , 4M104BB04 , 4M104BB13 , 4M104BB14 , 4M104BB16 , 4M104BB17 , 4M104BB18 , 4M104BB36 , 4M104BB37 , 4M104BB39 , 4M104CC01 , 4M104DD19 , 4M104DD20 , 4M104DD33 , 4M104DD34 , 4M104DD36 , 4M104DD51 , 4M104EE06 , 4M104EE14 , 4M104EE16 , 4M104EE17 , 4M104FF13 , 4M104FF17 , 4M104GG09 , 4M104HH16 , 5F110AA02 , 5F110AA06 , 5F110BB02 , 5F110CC03 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD04 , 5F110DD13 , 5F110DD14 , 5F110DD15 , 5F110DD17 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE07 , 5F110EE37 , 5F110EE42 , 5F110EE43 , 5F110EE44 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF09 , 5F110FF28 , 5F110FF30 , 5F110FF36 , 5F110GG01 , 5F110GG06 , 5F110GG13 , 5F110GG14 , 5F110GG15 , 5F110GG25 , 5F110GG28 , 5F110GG33 , 5F110GG43 , 5F110GG57 , 5F110GG58 , 5F110HK02 , 5F110HK03 , 5F110HK04 , 5F110HK06 , 5F110HK07 , 5F110HK21 , 5F110HK26 , 5F110HK32 , 5F110HK33 , 5F110HL01 , 5F110HL07 , 5F110HL09 , 5F110HM14 , 5F110NN03 , 5F110NN04 , 5F110NN05 , 5F110NN14 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN25 , 5F110NN27 , 5F110NN33 , 5F110NN34 , 5F110NN36 , 5F110NN40 , 5F110NN71 , 5F110NN72 , 5F110NN73 , 5F110NN78 , 5F110QQ06 , 5F110QQ09

引用特許：

審査官引用 (2件)

半導体装置及びその作製方法
公報種別：公開公報出願番号：特願2006-262991 出願人：株式会社半導体エネルギー研究所
薄膜トランジスタ及びその製法
公報種別：公表公報出願番号：特願2007-545474 出願人：財団法人高知県産業振興センター, カシオ計算機株式会社

前のページに戻る