特許
J-GLOBAL ID：201103057346743900
NANDフラッシュメモリデバイスのプログラミング方法
発明者：
,
,
,
,
出願人/特許権者：
,
代理人 (3件)：
山田 卓二
, 田中 光雄
, 川端 純市
公報種別：公表公報
出願番号（国際出願番号）：特願2010-515155
公開番号（公開出願番号）：特表2011-519462
出願日： 2009年04月30日
公開日（公表日）： 2011年07月07日
要約：
NANDフラッシュメモリデバイスのためのプログラミングのためのセルフブースト方法において、プログラミングディスターブを生じる禁止セルストリングのチャネル内の過剰な電子を排除する。この排除は、チャネルをブーストする前に禁止セルストリングへ接続されるワードラインへ負電圧を印加することによって有効化され、これにより、高いプログラミングディスターブ耐性がもたらされる。また、プログラミング動作を達成するロウデコーダ回路、及びプログラミング方法を基礎とするファイル管理の効率を向上させるためのファイルシステムアーキテクチャについても記述している。
請求項（抜粋）：
半導体基板のPウェル上に形成されるメモリセルアレイを備えるNANDフラッシュメモリデバイスのためのプログラミング方法において、
前記メモリセルアレイは複数のワードラインへ接続される複数のセルストリングを含み、
前記プログラミング方法は、プログラムすべきメモリセルをプログラムするステップより前に、前記セルストリングのチャネル領域、ソース領域及びドレイン領域における電子を低減するステップを含むプログラミング方法。
IPC (2件)：
FI (3件)：
G11C17/00 611F
, G11C17/00 633D
, G11C17/00 611G
5B125BA02
, 5B125CA19
, 5B125DA03
, 5B125DB02
, 5B125DB12
, 5B125DD01
, 5B125EA05
, 5B125EB01
, 5B125EB09
, 5B125EB10
, 5B125EC06
, 5B125EG18
, 5B125EG19
, 5B125FA02
, 5B125FA06
