特許
J-GLOBAL ID：201103057593361948
半導体基板に形成された絶縁材領域を有する半導体デバイスおよびデバイス製造方法
発明者：
,
出願人/特許権者：
代理人 (11件)：
岡部 正夫
, 加藤 伸晃
, 産形 和央
, 臼井 伸一
, 藤野 育男
, 越智 隆夫
, 本宮 照久
, 高梨 憲通
, 朝日 伸光
, 高橋 誠一郎
, 吉澤 弘司
公報種別：特許公報
出願番号（国際出願番号）：特願2000-265144
公開番号（公開出願番号）：特開2001-110892
特許番号：特許第3958506号
出願日： 2000年09月01日
公開日（公表日）： 2001年04月20日
請求項（抜粋）：
【請求項1】 半導体基板上にストップ層を形成するステップと、ここでストップ層の厚さは、絶縁領域とデバイスアクティブ領域下の埋込領域の結合した厚さを画定するために選択され、
ストップ層に少なくとも1つの、前記半導体基板内に延長するトレンチを形成するステップと、
形成されたストップ層を有する前記半導体基板上に誘電材料の第1の層を沈着させ、トレンチはそれによりトレンチ絶縁領域を形成する誘電材料で満たされるステップと、
ストップ層上から誘電材料を取り除くステップと、
ストップ層をパターニングし、そこから前記半導体基板の部分を露出させるステップと、
半導体基板の露出された部分に誘電材料を選択的に形成するステップと、
前記誘電材料が前記半導体基板の前記露出領域上に選択的に形成された後に、ストップ層を取り除くステップと、
半導体基板上と半導体基板の露出部分上に選択的に形成された誘電材料の上とに半導体材料の層を形成して、誘電材料の上に形成された半導体材料の層は半導体デバイスのアクティブ領域を画定するステップとから成ることを特徴とするデバイス製造の方法。
IPC (4件)：
H01L 21/76 ( 200 6.01)
, H01L 21/20 ( 200 6.01)
, H01L 23/52 ( 200 6.01)
, H01L 27/12 ( 200 6.01)
H01L 21/76 E
, H01L 21/76 L
, H01L 21/20
, H01L 27/12 C
