特許

J-GLOBAL ID：201103057701271861

半導体装置及びこれを備える情報処理システム

発明者： 佐藤 誉 ,  林 淳一
出願人/特許権者： エルピーダメモリ株式会社
代理人 (4件)： 鷲頭 光宏 ,  緒方 和文 ,  黒瀬 泰之 ,  三谷 拓也
公報種別：公開公報
出願番号（国際出願番号）：特願2009-235479
公開番号（公開出願番号）：特開2011-081730
出願日： 2009年10月09日
公開日（公表日）： 2011年04月21日
要約：

【課題】コントローラ側に特別な制御を要求することなく、正常な一部のコアチップだけに有効なチップ識別番号を割り当てて正常なコアチップのみを動作させる。【解決手段】半導体装置10は、複数のコアチップCC0〜CC7及びインターフェースチップIFを備え、各コアチップCC0〜CC7は、第1のチップアドレスの値をインクリメントした第2のチップアドレスを生成する層アドレス発生回路46と、インターフェースチップIFから供給される第3のチップアドレスと第2のチップアドレスとを比較し、両者が一致した場合にチップ選択信号を活性化させる層アドレス比較回路47を備えている層アドレス発生回路は46、不使用チップ信号DEFが非活性状態である場合には、第2のチップアドレスを他のコアチップに供給し、不使用チップ信号DEFが活性状態である場合には、第1のチップアドレスをそのまま他のコアチップに供給する。【選択図】図5

請求項（抜粋）：

複数のコアチップと、 前記複数のコアチップにそれぞれ不使用チップ信号を供給するインターフェースチップと、を備え、 前記複数のコアチップは、第1のチップアドレスに基づいて、当該コアチップを特定する第2のチップアドレスを生成するチップアドレス発生回路をそれぞれ備え、 前記チップアドレス発生回路は、前記不使用チップ信号が非活性状態である場合には、前記第1のチップアドレスの値を変化させて他のコアチップに供給し、前記不使用チップ信号が活性状態である場合には、値を変化させることなく前記第1のチップアドレスをそのまま前記他のコアチップに供給することを特徴とする半導体装置。

IPC (1件)：

G06F 12/16

FI (1件)：

G06F12/16 310R

Fターム (4件)：

5B018GA06 ,  5B018HA21 ,  5B018KA15 ,  5B018NA02