半導体デバイス試験方法・半導体デバイス試験装置

発明者：
出願人/特許権者：
代理人 (4件)：中尾直樹 , 中村幸雄 , 草野卓 , 稲垣稔
公報種別：特許公報
出願番号（国際出願番号）：特願2000-009113
公開番号（公開出願番号）：特開2001-201532
特許番号：特許第4394789号
出願日： 2000年01月18日
公開日（公表日）： 2001年07月27日
請求項（抜粋）：

【請求項1】被試験デバイスから出力されるデータに付随してこのデータの受渡しに供する基準クロックが出力され、この基準クロックのタイミングと上記データの変化点までの時間を計測し、この時間の計測値に応じて被試験デバイスを評価する半導体デバイス試験方法において、所定の位相位置から順次わずかずつ位相差が与えられた多相パルスを発生させ、この多相パルスを上記基準クロックの発生タイミングを検出するための信号読み取り回路のストローブパルスとして利用することにより、上記基準クロックの変化点を検出したストローブパルスの相番号によって上記基準クロックの変化点を計測し、上記基準クロックの変化点を検出したストローブパルスの相番号は、被試験半導体デバイスの被試験アドレスに対応したアドレスを具備したメモリに記憶され、被試験半導体デバイスを試験する際には上記メモリの被試験半導体デバイスに印加されるアドレスに対応したアドレスから上記相番号を読み出し、この読み出した相番号により上記データの論理値を読み取るタイミングを決定することにより、各テストサイクル毎に予め上記基準クロックが出力されるタイミングを被試験アドレスの全てにわたって計測し記憶すると共に、記憶した各テストサイクルの計測結果を上記データの変化点までの時間を計測するための基準位相位置と決定することを特徴とする半導体デバイス試験方法。

IPC (1件)：

G01R 31/319 ( 200 6.01)

FI (1件)：

G01R 31/28 R

引用特許：

審査官引用 (9件)

特開平4-076473
LSI試験装置
公報種別：公開公報出願番号：特願平5-253958 出願人：株式会社日立製作所
IC試験装置のタイミング同期方式
公報種別：公開公報出願番号：特願平7-301987 出願人：日立電子エンジニアリング株式会社

全件表示

前のページに戻る