特許
J-GLOBAL ID：201103059134871510
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
尾川 秀昭
公報種別：特許公報
出願番号（国際出願番号）：特願平1-277931
公開番号（公開出願番号）：特開平3-139860
特許番号：特許第3231754号
出願日： 1989年10月25日
公開日（公表日）： 1991年06月14日
請求項（抜粋）：
【請求項1】基板に深さが一定であって幅が異なりアスペクト比が1.79以下の複数のトレンチを形成する工程と、上記トレンチの内部にバイアスECRCVD法により絶縁膜を該トレンチの深さと同じ厚さ埋め込む工程と、上記絶縁膜に対して、上記基板に平行な方向にはエッチングされ垂直な方向にはエッチングされないエッチング処理を施すことにより、上記トレンチ内には上記絶縁膜がその表面と上記基板表面とが同一平面上に位置するよう残存するようにするトレンチ外絶縁膜の除去工程と、上記トレンチ外に残存する上記絶縁膜を、少なくともトレンチ内の絶縁膜を覆うレジスト膜をマスクとするエッチングにより除去する工程と、を少なくとも有することを特徴とする半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L 21/76 L
, H01L 21/94 Z
