特許
J-GLOBAL ID：201103059184095775
画像処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：特許公報
出願番号（国際出願番号）：特願平11-229848
公開番号（公開出願番号）：特開2001-051668
特許番号：特許第4665268号
出願日： 1999年08月16日
公開日（公表日）： 2001年02月23日
請求項（抜粋）：
【請求項1】 マトリクス状に配置された複数の画素の色をそれぞれ示す複数の画素データを含む表示データを記憶し、複数の前記画素データを同時に書き込み可能な記憶回路と、
前記記憶回路に同時に書き込まれる複数の画素データのそれぞれに対応して設けられ、対応する前記画素データを書き込む前記記憶回路の記憶領域内のアドレスである書き込みアドレスをそれぞれ生成する複数のアドレス生成回路と、
前記複数の画素データを、前記記憶領域内の前記書き込みアドレスにそれぞれ書き込む書き込み回路と、
を有し、
前記画素データは、前記色を示す色データと、対応する画素の2次元上のx方向およびy方向の位置をそれぞれ示す第1の位置データおよび第2の位置データとを含み、
前記アドレス生成回路は、
前記第2の位置データと、前記記憶領域のx方向の幅に応じた幅データとを乗算する乗算回路と、
前記第1の位置データと、前記乗算回路の乗算結果とを加算して前記書き込みアドレスを生成する加算回路と、を有し、
前記乗算回路および前記加算回路は、
画像処理装置の少なくとも一部の回路の機能をハードウェア記述言語を用いて記述した回路パターン生成用データに基づいて、前記少なくとも一部の回路の回路パターンを自動生成した際に、前記回路パターン生成用データにおいて同一のマクロセル内にその機能が記述されている、
画像処理装置。
IPC (9件)：
G09G 5/00 ( 200 6.01)
, G06F 12/02 ( 200 6.01)
, G06F 12/06 ( 200 6.01)
, G06T 1/60 ( 200 6.01)
, G06T 1/20 ( 200 6.01)
, G06T 11/00 ( 200 6.01)
, G06T 15/40 ( 201 1.01)
, G06T 15/00 ( 201 1.01)
, G09G 5/02 ( 200 6.01)
G09G 5/00 550 T
, G09G 5/00 550 P
, G09G 5/00 530 A
, G06F 12/02 580 G
, G06F 12/06 525 A
, G06T 1/60 450 G
, G06T 1/20 B
, G06T 11/00 110
, G06T 15/40 200
, G06T 15/00 100 A
, G09G 5/02 B
