特許
J-GLOBAL ID:201103059213387500
入力保護回路
発明者:
出願人/特許権者:
代理人 (1件):
平田 忠雄
公報種別:特許公報
出願番号(国際出願番号):特願平11-300403
公開番号(公開出願番号):特開2001-148460
特許番号:特許第3221437号
出願日: 1999年10月22日
公開日(公表日): 2001年05月29日
請求項(抜粋):
【請求項1】 半導体基板上に形成されたMOSFETのゲートおよびソースを所定の電位の電源に接続し、前記MOSFETのドレインを保護される回路の入力端子に接続して構成された入力保護回路において、前記入力端子に加えられる電圧レベルの増加に応じて前記MOSFETの基板電圧のレベルを増加させることにより、前記MOSFETのスナップバックのトリガー電圧を低下させる保護手段を前記所定の電位の電源と前記入力端子の間に設けたことを特徴とする入力保護回路。
IPC (7件):
H01L 27/04
, H01L 21/822
, H01L 21/8234
, H01L 21/8238
, H01L 27/088
, H01L 27/092
, H01L 29/78
FI (4件):
H01L 27/04 H
, H01L 27/08 102 F
, H01L 27/08 321 H
, H01L 29/78 301 K
前のページに戻る