特許

J-GLOBAL ID：201103059340357033

映像処理回路、その処理方法、液晶表示装置および電子機器

発明者： 保坂 宏行 ,  飯坂 英仁
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 特許業務法人朝日特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2009-201675
公開番号（公開出願番号）：特開2011-053417
出願日： 2009年09月01日
公開日（公表日）： 2011年03月17日
要約：

【課題】横電界の影響による表示品位の低下を抑える。【解決手段】液晶パネル100は、素子基板100aに設けられた画素電極118と対向基板100bに設けられたコモン電極108とにより液晶105が挟持された液晶素子を有する。映像処理回路30は、ノーマリーブラックモードにおいて、映像信号Vid-inで指定される階調レベルに対応する液晶素子の印加電圧が閾値Vth1を下回る暗画素と、閾値Vth2以上である明画素との境界を検出するとともに、検出した境界に接する暗画素への印加電圧が電圧Vcを下回る場合に、当該暗画素への印加電圧を、映像信号で指定される階調レベルに対応する印加電圧から、当該電圧Vcに置換する。【選択図】図1

請求項（抜粋）：

画素毎に液晶素子の印加電圧を指定する映像信号を入力するとともに、処理した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、 入力した映像信号で指定される印加電圧が第1電圧を下回る第1画素と、前記印加電圧が前記第1電圧よりも大きい第2電圧以上である第2画素との境界を検出する境界検出部と、 前記境界に接する第1画素に対し、入力した映像信号で指定される印加電圧が前記第1電圧よりも低い第3電圧を下回る場合、当該第1画素に対応する液晶素子への印加電圧を、前記入力した映像信号で指定される印加電圧から前記第3電圧に補正する補正部と、 を備えることを特徴とする映像処理回路。

IPC (3件)：

G09G 3/36 ,  G09G 3/20 ,  G02F 1/133

FI (8件)：

G09G3/36 ,  G09G3/20 641P ,  G09G3/20 624B ,  G09G3/20 641C ,  G09G3/20 612U ,  G09G3/20 642A ,  G09G3/20 642D ,  G02F1/133 505

Fターム (43件)：

2H193ZA04 ,  2H193ZA07 ,  2H193ZC16 ,  2H193ZD02 ,  2H193ZD23 ,  2H193ZF12 ,  2H193ZF18 ,  2H193ZH23 ,  2H193ZH39 ,  2H193ZH53 ,  2H193ZQ06 ,  2H193ZQ11 ,  5C006AA22 ,  5C006AF45 ,  5C006AF46 ,  5C006AF52 ,  5C006AF53 ,  5C006AF64 ,  5C006BB16 ,  5C006BC06 ,  5C006BC11 ,  5C006BC16 ,  5C006FA18 ,  5C006FA22 ,  5C006FA54 ,  5C006FA56 ,  5C080AA10 ,  5C080BB05 ,  5C080CC03 ,  5C080CC06 ,  5C080DD01 ,  5C080DD05 ,  5C080EE29 ,  5C080EE30 ,  5C080FF07 ,  5C080FF11 ,  5C080JJ01 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ05 ,  5C080JJ06 ,  5C080KK43