特許
J-GLOBAL ID：201103060934587240
半導体パッケ-ジの製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
瀬谷 徹 (外1名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-200832
公開番号（公開出願番号）：特開2000-077550
特許番号：特許第3055104号
出願日： 1999年07月14日
公開日（公表日）： 2000年03月14日
請求項（抜粋）：
【請求項1】 下記の段階で構成されることを特徴とする半導体パッケージの製造方法;多数の半導体チップユニットが形成されているウェーハ提供段階;多数の回路パターンユニットが形成されている基板提供段階;前記ウェーハ上に形成された多数の半導体チップユニット各々の良否及び/又は等級を判定する検査段階;半導体チップユニットの裏面に判定結果をマーキングする段階;前記ウエーハと基板を接着するラミネーション段階;半導体チップユニットと回路パターンユニットとを電気的に連結するためのワイヤボンディング、ワイヤボンディング部を外部環境から保護するための樹脂封止部を形成するインカプセルレーション及び、外部入出力端子としてのソルダボールを融着するソルダボール附着を順次に遂行するパッケージング段階;多数の半導体パッケージユニットが形成されたウェーハを各々のユニット単位に切断するシンギュレーション段階。
IPC (4件)：
H01L 21/66
, H01L 21/60 311
, H01L 23/00
, H01L 23/12
H01L 21/66 Z
, H01L 21/60 311
, H01L 23/00 A
, H01L 23/12 L
