特許

J-GLOBAL ID：201103062532237261

半導体装置の製造方法

発明者： 松村 健一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 須山 佐一
公報種別：特許公報
出願番号（国際出願番号）：特願2000-086955
公開番号（公開出願番号）：特開2001-274555
特許番号：特許第3930222号
出願日： 2000年03月27日
公開日（公表日）： 2001年10月05日
請求項（抜粋）：

【請求項1】 絶縁性素板を積層してコア材を形成する工程と、 前記コア材に貫通孔を形成する工程と、 前記貫通孔に、両端に第1の端子と第2の端子を有する受動素子を、前記コア材を横切る方向にマウントする工程と、 前記コア材の第1の面及び第2の面のそれぞれに、導体板を積層して第1の導体層及び第2の導体層を形成する工程と、 前記コア材を加熱下に加圧して前記受動素子の各端子と前記導体板との間を接続する工程と、 前記第1の導体層及び第2の導体層をパターニングしてそれぞれ第1のコアパターン層及び第2のコアパターン層を形成する工程と、 前記第1のコアパターン層と第2のコアパターン層上にそれぞれ絶縁性基板及び、導体バンプ群を配設した導体板を、順に、かつ前記導体板の導体バンプ群側を前記絶縁性基板側に向けて積層する工程と、 前記導体板と導体板との間を押圧して前記導体バンプ群を前記絶縁性基板に貫通させる工程と、 前記導体板をパターニングしてそれぞれ第1の外側パターン層及び第2の外側パターン層を形成する工程と、 前記第1の外側パターン層と半導体パッケージの電源ラインとを接続する工程と、 を具備する半導体装置の製造方法。

IPC (1件)：

H05K 3/46 ( 200 6.01)

FI (3件)：

H05K 3/46 Q ,  H05K 3/46 N ,  H05K 3/46 B

引用特許：

審査官引用 (3件)

• 特開昭57-154886
  
• 多層配線基板
  公報種別：公開公報   出願番号：特願平9-292766   出願人：京セラ株式会社
• 表面実装プリント配線基板
  公報種別：公開公報   出願番号：特願平7-229117   出願人：日立電線株式会社