特許
J-GLOBAL ID：201103062555367596

MOSトランジスタ、DRAMセル構成体、およびMOSトランジスタの製造方法

発明者：
クラウトシュナイダー,ヴォルフガング

クラウトシュナイダー,ヴォルフガング について

, 
シュレッサー,ティル

シュレッサー,ティル について

, 
ヴィラー,ヨーゼフ

ヴィラー,ヨーゼフ について


出願人/特許権者：
インフィネオン テクノロジーズ アクチエンゲゼルシャフト

インフィネオン テクノロジーズ アクチエンゲゼルシャフト について


代理人 (5件)： 特許業務法人原謙三国際特許事務所 ,  原 謙三 ,  木島 隆一 ,  圓谷 徹 ,  金子 一郎
公報種別：特許公報
出願番号（国際出願番号）：特願2001-506607
特許番号：特許第4064107号
出願日： 2000年05月29日
請求項（抜粋）：
【請求項1】 積層されて基板(1)の凸部(VO)を形成する上部ソース/ドレイン領域(S/DO)、ボディ領域(KA)、および下部ソース/ドレイン領域(S/DU)と、 上記凸部(VO)の第1の側面領域(F1)に隣接するゲート絶縁体(GD)と、 上記ゲート絶縁体(GD)に隣接するゲート電極(GA)と、 上記ボディ領域(KA)において、上記凸部(VO)の第2の側面領域(F2)に隣接するようにパターニングされた導電層(L)とを有し、 上記凸部(VO)の第1の側面領域(F1)と上記凸部(VO)の第2の側面領域(F2)とが対向するMOSトランジスタにおいて、 上記導電層(L)は、上記ゲート電極(GA)に隣接するとともに上記凸部(VO)を上記第1の側面領域(F1)の側の側面から取り囲むようにパターニングされ、上記ボディ領域(KA)とそれに関連するゲート電極(GA)との間が導電性接続され、 上記凸部(VO)の平面形状は四角形であり、 上記凸部(VO)は、互いに対向する第3の側面領域および第4の側面領域を有し、 上記凸部(VO)の上記第3の側面領域および第4の側面領域には、それぞれ、絶縁体(I)が配され、 上記導電層(L)は、上記凸部(VO)を上記第3の側面領域および第4の側面領域の側の側面から取り囲むようにパターニングされ、上記絶縁体(I)により上記凸部(VO)の上記第3の側面領域および第4の側面領域から隔離されていることを特徴とするMOSトランジスタ。
IPC (8件)：
H01L 29/78 ( 200 6.01) ,  H01L 21/8242 ( 200 6.01) ,  H01L 27/108 ( 200 6.01) ,  H01L 21/8234 ( 200 6.01) ,  H01L 27/088 ( 200 6.01) ,  H01L 29/423 ( 200 6.01) ,  H01L 29/49 ( 200 6.01) ,  H01L 29/41 ( 200 6.01)
FI (7件)：
H01L 29/78 653 B ,  H01L 29/78 652 A ,  H01L 27/10 671 A ,  H01L 27/10 625 A ,  H01L 27/08 102 E ,  H01L 29/58 G ,  H01L 29/44 L
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM