特許

J-GLOBAL ID：201103062712874073

半導体装置

発明者： 三浦 正幸 ,  杉崎 吉昭
出願人/特許権者： 株式会社東芝
代理人 (7件)： 三好 秀和 ,  岩▲崎▼ 幸邦 ,  川又 澄雄 ,  中村 友之 ,  伊藤 正和 ,  高橋 俊一 ,  高松 俊雄
公報種別：特許公報
出願番号（国際出願番号）：特願2001-068801
公開番号（公開出願番号）：特開2002-270643
特許番号：特許第3869220号
出願日： 2001年03月12日
公開日（公表日）： 2002年09月20日
請求項（抜粋）：

【請求項1】 半導体基板主面の回路上に所定の間隔において複数配設された第1の外部電極端子と、前記半導体基板主面の回路周辺上に複数配設され、前記第1の外部電極端子に比べて端子サイズが小さく、かつ配列間隔が小さい第2の外部電極端子とを備えた半導体チップと、 前記第1の外部電極端子に対応する第1の内部電極端子と、前記第2の外部電極端子に対応する第2の内部電極端子とを備えた配線基板と、 前記第1の外部電極端子上に形成され、と第1の内部電極端子との間に設けられるはんだバンプ電極と、 前記第2の外部電極端子上に形成され、と第2の内部電極端子との間に設けられるスタッドバンプ電極と、 を備えたことを特徴とする半導体装置。

IPC (3件)：

H01L 21/60 ( 200 6.01) ,  H01L 21/3205 ( 200 6.01) ,  H01L 23/52 ( 200 6.01)

FI (4件)：

H01L 21/60 311 S ,  H01L 21/88 T ,  H01L 21/92 602 Q ,  H01L 21/92 604 J

引用特許：

出願人引用 (1件)

• 特開昭63-084050
  

審査官引用 (2件)

• 特開昭63-084050
  
• 特開昭63-084050