特許

J-GLOBAL ID：201103062797735301

電子ペーパ及び電子ペーパ書き込み装置

発明者： 尾川 敏幸
出願人/特許権者： パナソニック株式会社
代理人 (1件)： 大島 陽一
公報種別：公開公報
出願番号（国際出願番号）：特願2009-253752
公開番号（公開出願番号）：特開2011-099948
出願日： 2009年11月05日
公開日（公表日）： 2011年05月19日
要約：

【課題】TFT層等のドライバ層を設けない簡易な構成の電子ペーパ2において画像の高画質化を可能とする。【解決手段】電子インク層11と、電子インク層の一面側に設けられた表面フィルム12と、電子インク層の他面側に設けられた裏面フィルム13と、電子インク層と表面フィルムとの間に介在し、複数の画素21に対応して配設された複数の透明な画素電極14と電子インク層と裏面フィルムとの間に介在する共通電極15とを備え、表面フィルムには、複数の貫通孔30が形成されると共に、当該貫通孔内に複数の画素電極とそれぞれ電気的に接続された複数の上側スルーホール電極31が設けられ、裏面フィルムには、少なくとも1つの貫通孔40が形成されると共に、当該貫通孔内に前記共通電極と電気的に接続された下側スルーホール電極41が設けられた構成とする。【選択図】図2

請求項（抜粋）：

印加電界に応じて表示色が変化する電子インク層と、 前記電子インク層の一面側に設けられた透明な第1のフィルムと、 前記電子インク層の他面側に設けられた透明な第2のフィルムと、 前記電子インク層と前記第1のフィルムとの間に介在し、複数の画素に対応して配設された複数の透明な画素電極と 前記電子インク層と前記第2のフィルムとの間に介在する共通電極と を備え、 前記第1のフィルムには、複数の貫通孔が形成されると共に、当該貫通孔内に前記複数の画素電極とそれぞれ電気的に接続された複数の第1のスルーホール電極が設けられ、 前記第2のフィルムには、少なくとも1つの貫通孔が形成されると共に、当該貫通孔内に前記共通電極と電気的に接続された第2のスルーホール電極が設けられたことを特徴とする電子ペーパ。

IPC (5件)：

G02F 1/167 ,  G09G 3/34 ,  G09G 3/20 ,  G09F 9/00 ,  G09F 9/37

FI (8件)：

G02F1/167 ,  G09G3/34 C ,  G09G3/20 680H ,  G09G3/20 691B ,  G09G3/20 680F ,  G09G3/20 612Z ,  G09F9/00 354 ,  G09F9/37 Z

Fターム (67件)：

2K101AA04 ,  2K101BA02 ,  2K101BC02 ,  2K101BD61 ,  2K101BE01 ,  2K101BE32 ,  2K101BE71 ,  2K101BE81 ,  2K101BF61 ,  2K101EB02 ,  2K101EB94 ,  2K101EC05 ,  2K101EC08 ,  2K101EC13 ,  2K101EC14 ,  2K101EC54 ,  2K101EC57 ,  2K101EC64 ,  2K101EC73 ,  2K101EC77 ,  2K101EC94 ,  2K101EC96 ,  2K101ED01 ,  2K101ED12 ,  2K101ED13 ,  2K101ED74 ,  2K101EE02 ,  2K101EE06 ,  2K101EE08 ,  2K101EG27 ,  2K101EG52 ,  2K101EG71 ,  2K101EH02 ,  2K101EH04 ,  2K101EH12 ,  2K101EH14 ,  2K101EH16 ,  2K101EH17 ,  2K101EH25 ,  2K101EH36 ,  2K101EJ32 ,  2K101EJ33 ,  2K101EK35 ,  5C080AA13 ,  5C080BB05 ,  5C080CC01 ,  5C080DD01 ,  5C080DD22 ,  5C080DD27 ,  5C080GG15 ,  5C080GG16 ,  5C080JJ02 ,  5C080JJ06 ,  5C080KK05 ,  5C094AA02 ,  5C094BA75 ,  5C094CA19 ,  5C094CA24 ,  5C094DA13 ,  5C094EA04 ,  5C094EA05 ,  5C094EA07 ,  5C094EA10 ,  5C094GA10 ,  5G435AA01 ,  5G435BB11 ,  5G435CC12