特許

J-GLOBAL ID：201103063312771778

不揮発性メモリ装置及びそれを含むメモリシステム

発明者： 蔡 東 赫
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2011-008099
公開番号（公開出願番号）：特開2011-165305
出願日： 2011年01月18日
公開日（公表日）： 2011年08月25日
要約：

【課題】閾値電圧分布の改善のためのアルゴリズムの適用に適合するビットパターン順序と均一のエラー確率分布/読み出しレイテンシの具現に適合するビットパターン順序とを採用する。【解決手段】メモリシステムは第1ビットパターン順序に基づいてデータを変換するように構成された制御器と、そして第1ビットパターン順序に対応するプログラム方法によって変換されたデータをプログラムするように、そして第1ビットパターン順序と異なる第2ビットパターン順序に対応する読み出し方法によってデータを読み出すように構成された不揮発性メモリ装置を含む。【選択図】 図1A

請求項（抜粋）：

第1ビットパターン順序に基づいてデータを変換するように構成された制御器と、 前記第1ビットパターン順序に対応するプログラム方法によって変換されたデータをプログラムするように、そして前記第1ビットパターン順序と異なる第2ビットパターン順序に対応する読み出し方法によってデータを読み出すように構成された不揮発性メモリ装置とを含むことを特徴とするメモリシステム。

IPC (3件)：

G11C 16/02 ,  G11C 16/06 ,  G06F 12/16

FI (6件)：

G11C17/00 613 ,  G11C17/00 611G ,  G11C17/00 601T ,  G11C17/00 631 ,  G11C17/00 601E ,  G06F12/16 320A

Fターム (29件)：

5B018GA04 ,  5B018MA22 ,  5B018MA23 ,  5B018MA24 ,  5B018NA01 ,  5B018NA06 ,  5B018QA14 ,  5B018QA15 ,  5B018QA16 ,  5B125BA02 ,  5B125BA19 ,  5B125CA08 ,  5B125CA21 ,  5B125DA03 ,  5B125DA09 ,  5B125DB02 ,  5B125DB04 ,  5B125DB18 ,  5B125DB19 ,  5B125DD06 ,  5B125DD07 ,  5B125DE08 ,  5B125DE17 ,  5B125EA05 ,  5B125EA07 ,  5B125EF02 ,  5B125EK01 ,  5B125EK02 ,  5B125FA10