特許
J-GLOBAL ID:201103063936314215

エッジ検出回路

発明者:
出願人/特許権者:
代理人 (1件): 宮井 暎夫
公報種別:特許公報
出願番号(国際出願番号):特願2000-252597
公開番号(公開出願番号):特開2002-064370
特許番号:特許第4122128号
出願日: 2000年08月23日
公開日(公表日): 2002年02月28日
請求項(抜粋):
【請求項1】 エッジ検出対象信号の状態を検出するチャタリング検出部と、 前記チャタリング検出部の出力信号に基づき前記エッジ検出対象信号が非アクティブ状態のときにリセットされるとともに、前記エッジ検出対象信号がアクティブ状態のときにリセットが解除されて計時を行うことにより、前記エッジ検出対象信号がアクティブ状態となっている時間を計測し、前記エッジ検出対象信号が継続してアクティブ状態となっている時間が所定時間を超えた後出力信号をアクティブ状態とするタイマ部と、 前記タイマ部の出力信号がアクティブ状態となっている時間が所定時間を超えたときにエッジ検出信号を作成するエッジ検出信号作成部とを備え、 チャタリング検出部は、電源電圧をデータ入力としエッジ検出対象信号をクロック入力とする第1のDフリップフロップと、前記エッジ検出対象信号と前記第1のDフリップフロップの非反転出力を入力とする2入力否定論理積回路とからなり、前記2入力否定論理積回路の出力を前記チャタリング検出部の出力とし、 前記エッジ検出信号作成部は、タイマ部の出力信号をデータ入力としクロック信号をクロック入力とする第2のDフリップフロップからなり、前記第2のDフリップフロップの非反転出力を前記第1のDフリップフロップへリセット入力として供給し、前記第2のDフリップフロップの非反転出力を前記エッジ検出信号作成部の出力としたエッジ検出回路。
IPC (2件):
H03K 5/1532 ( 200 6.01) ,  H03K 5/1254 ( 200 6.01)
FI (2件):
H03K 5/00 E ,  H03K 5/01 C
引用特許:
出願人引用 (4件)
  • 特開昭64-077312
  • 特開昭51-028465
  • 特開昭61-274514
全件表示
審査官引用 (7件)
  • 特開昭64-077312
  • 特開昭64-077312
  • 特開昭51-028465
全件表示

前のページに戻る