特許
J-GLOBAL ID：201103065332135099
データの順列演算を実行するための装置および方法
発明者：
,
出願人/特許権者：
代理人 (4件)：
村山 靖彦
, 志賀 正武
, 渡邊 隆
, 実広 信哉
公報種別：公表公報
出願番号（国際出願番号）：特願2010-542674
公開番号（公開出願番号）：特表2011-510389
出願日： 2008年11月26日
公開日（公表日）： 2011年03月31日
要約：
順列演算を実行するための順列回路を有する処理回路と、データを格納するための複数のレジスタを有するレジスタバンクと、プログラム命令に応答して処理回路を制御し、データ処理演算を実行する制御回路と、を含む処理データのための装置が提供される。制御回路は、制御生成命令に応答して、ビットマスクに基づいて制御信号を生成し、入力オペランドに対して順列演算を実行するための順列回路を構成するように構成される。ビットマスクは、第1の順序を有する第1のグループのデータ要素と第2の順序を有する第2のグループのデータ要素とを前記入力オペランド内で特定し、順列演算は、前記第1の順序と前記第2の順序とのうちの一方を保存するが、前記第1の順序と前記第2の順序とのうちの他方を変える。
請求項（抜粋）：
データを処理するための装置であり、
順列演算を実行するための順列回路を含む、データ処理演算を実行するための処理回路と、
データを格納するための複数のレジスタを有するレジスタバンクと、
前記処理回路を制御して前記データ処理演算を実行するプログラム命令に応答する制御回路と、
を含み、前記制御回路は、ビットマスクに基づいて、前記レジスタバンクの1つ以上のレジスタに格納されるデータを含む入力オペランドで順列演算を実行するための前記順列回路を構成する制御信号を生成する制御生成命令に応答するように構成され、
前記ビットマスクは、第1の順序を有する第1のグループのデータ要素と第2の順序を有する第2のグループのデータ要素とを前記入力オペランド内で特定し、前記順列演算は、前記第1の順序と前記第2の順序とのうちの一方を保存するが、他方を変える、
データを処理するための装置。
IPC (2件)：
FI (2件)：
G06F17/16 H
, G06F9/30 340D
5B033BA03
, 5B033BE05
, 5B056BB31
, 5B056DD12
, 5B056FF04
