特許
J-GLOBAL ID：201103065342376892
記憶制御装置
出願人/特許権者：
株式会社日立製作所
株式会社日立製作所 について
代理人 (1件)： 大賀 眞司
公報種別：特許公報
出願番号（国際出願番号）：特願2000-027201
公開番号（公開出願番号）：特開2001-216204
特許番号：特許第4462697号
出願日： 2000年01月31日
公開日（公表日）： 2001年08月10日
請求項（抜粋）：
【請求項1】 複数の接続されたホストコンピュータの指示に基づいて記憶装置の制御を行う制御装置であって、
複数のポート及び共有メモリを有し、前記ホストコンピュータとのプロトコルを制御する独立した第1及び第2のコントローラを備え、
各前記ホストコンピュータに対してそれぞれ現用系のポートが前記第1及び第2のコントローラに割り振って設定され、
前記第1及び第2のコントローラは、自コントローラの各ポートが現用系であるか待機系であるかに関するインターフェース情報を各前記共有メモリに二重に書き込んで格納しており、
前記第1のコントローラは、自コントローラにおける現用系のポートに障害を検知した場合には、当該現用系のポートを待機系に変更すると共に前記障害を前記第2のコントローラに通知し、当該通知を受けた前記第2のコントローラは、前記共有メモリのインターフェース情報を用いて、自コントローラにおける対応する待機系のポートを現用系に変更し、
前記第1のコントローラは、前記第2のコントローラにおける現用系のポートに障害を検出した場合には、当該現用系のポートを待機系に変更すると共に自コントローラにおける対応する待機系のポートを現用系に変更し、
前記第2のコントローラは、前記第1のコントローラにおけるポートが障害から復旧したことを検知した場合には、自コントローラにおいて現用系に変更していた対応するポートを待機系に戻す一方、前記第1のコントローラにおいて待機系に変更していたポートを現用系に戻す
ことを特徴とする制御装置。
IPC (3件)：
FI (3件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved