特許

J-GLOBAL ID：201103065784042284

マルチプロセッサ型処理装置における共有メモリアクセス方法およびその装置

発明者： 堀場 勇夫 ,  大脇 興二 ,  山田 宗男 ,  谷嵜 徹也 ,  上田 浩次 ,  池谷 和夫
出願人/特許権者： 名古屋電機工業株式会社
代理人 (3件)： 福田 賢三 ,  福田 伸一 ,  福田 武通
公報種別：特許公報
出願番号（国際出願番号）：特願平11-349115
公開番号（公開出願番号）：特開2001-166983
特許番号：特許第4445621号
出願日： 1999年12月08日
公開日（公表日）： 2001年06月22日
請求項（抜粋）：

【請求項1】複数個のDSP(デジタル・シグナル・プロセッサ)と共有メモリとからなるマルチプロセッサ型の処理装置において、 複数個のDSPと共有メモリとの間にハードウェア構成になるメモリアクセス調停回路を付設するとともに、各DSPのそれぞれにメモリアクセスコード発生用メモリを付設し、 各メモリアクセスコード発生用メモリは、命令取り出し(Fetch) サイクルにおいて各DSPから出力されたプログラムアドレスに対応したメモリアクセスコードを前記メモリアクセス調停回路に送出し、 メモリアクセス調停回路は、次の命令解読(Decode)サイクルにおいて各メモリアクセスコード発生用メモリから出力されたメモリアクセスコードを比較照合することによって予め定めた優先順位に従って共有メモリへのアクセス順序を決定し、続く命令実行(Execute) サイクル時に最も優先順位の高いDPSを共有メモリに接続するように制御することを特徴とするマルチプロセッサ型処理装置における共有メモリアクセス方法。

IPC (4件)：

G06F 12/00 ( 200 6.01) ,  G06F 12/02 ( 200 6.01) ,  G06F 9/34 ( 200 6.01) ,  G06F 9/38 ( 200 6.01)

FI (4件)：

G06F 12/00 571 B ,  G06F 12/02 560 C ,  G06F 9/34 350 A ,  G06F 9/38 310 X

引用特許：

出願人引用 (3件)

• メモリ先行ロード装置
  公報種別：公開公報   出願番号：特願平9-202426   出願人：日本電気株式会社
• 特開昭63-000652
  
• 特開平4-023062