特許
J-GLOBAL ID:201103065940766450
半導体集積回路
発明者:
,
出願人/特許権者:
代理人 (10件):
前田 弘
, 竹内 宏
, 嶋田 高久
, 竹内 祐二
, 今江 克実
, 二宮 克也
, 原田 智雄
, 井関 勝守
, 関 啓
, 杉浦 靖也
公報種別:公開公報
出願番号(国際出願番号):特願2009-250019
公開番号(公開出願番号):特開2011-096879
出願日: 2009年10月30日
公開日(公表日): 2011年05月12日
要約:
【課題】高速な信号伝搬を犠牲とすることなくESD耐量に優れた半導体集積回路を実現できるようにする。【解決手段】半導体集積回路は、第1の機能回路ブロック11と、第2の機能回路ブロック12と、中継回路ブロック13と、第1の保護回路ブロック15と、第2の保護回路ブロック16とを備えている。第1の保護回路ブロック15は、第1の高電圧電源線111及び第1の低電圧電源線112の一方と、第3の高電圧電源線115及び第3の低電圧電源線116の一方との間に接続されたESD保護回路を有している。第2の保護回路ブロック16は、第2の高電圧電源線113及び第2の低電圧電源線114の一方と、第3の高電圧電源線115及び第3の低電圧電源線116の一方との間に接続されたESD保護回路を有している。【選択図】図1
請求項(抜粋):
第1の機能回路を有する第1の機能回路ブロックと、
前記第1の機能回路からの出力信号を受ける第2の機能回路を有する第2の機能回路ブロックと、
前記第1の機能回路ブロックと前記第2の機能回路ブロックとの間に設けられ、中継回路を有する中継回路ブロックと、
前記第1の機能回路ブロックと前記中継回路ブロックとの間に設けられ、第1のESD保護回路を有する第1の保護回路ブロックと、
前記第2の機能回路ブロックと前記中継回路ブロックとの間に設けられ、第2のESD保護回路を有する第2の保護回路ブロックとを備え、
前記第1の機能回路は、第1の高電圧電源線と第1の低電圧電源線との間に接続されており、
前記第2の機能回路は、第2の高電圧電源線と第2の低電圧電源線との間に接続されており、
前記中継回路は、第3の高電圧電源線と第3の低電圧電源線との間に接続されており、
前記第1の機能回路の出力端子は、第1の信号線を介して前記中継回路の入力端子と接続されており、
前記中継回路の出力端子は、第2の信号線を介して前記第2の機能回路の入力端子と接続されており、
前記第1のESD保護回路は、前記第1の高電圧電源線及び第1の低電圧電源線の一方と、前記第3の高電圧電源線及び第3の低電圧電源線の一方との間に接続されており、
前記第2のESD保護回路は、前記第2の高電圧電源線及び第2の低電圧電源線の一方と、前記第3の高電圧電源線及び第3の低電圧電源線の一方との間に接続されていることを特徴とする半導体集積回路。
IPC (2件):
FI (2件):
H01L27/04 H
, H01L27/04 D
Fターム (10件):
5F038BH04
, 5F038BH07
, 5F038BH13
, 5F038BH15
, 5F038CD02
, 5F038CD09
, 5F038DF05
, 5F038DF08
, 5F038DF12
, 5F038EZ20
前のページに戻る