特許
J-GLOBAL ID:201103065992606892
半導体装置
発明者:
出願人/特許権者:
代理人 (3件):
池田 憲保
, 福田 修一
, 佐々木 敬
公報種別:公開公報
出願番号(国際出願番号):特願2009-266280
公開番号(公開出願番号):特開2011-114014
出願日: 2009年11月24日
公開日(公表日): 2011年06月09日
要約:
【課題】 セルサイズが小さく、かつ配線接続の自由度が向上できるスタンダードセルを用いた半導体装置を提供する。【解決手段】 半導体装置はメモリ回路と周辺回路を備え、周辺回路を分割した回路ブロックのそれぞれを、同じ高さを有した矩形で、それぞれが基本論理回路として機能するように構成された複数のスタンダードセルを、同じ高さになるように配置したセルブロックとして構成し、スタンダードセルへの入力信号配線が、メモリセルトランジスタと容量下部電極を接続する容量コンタクトパッド配線を用いて配線される。【選択図】図4
請求項(抜粋):
メモリ回路と周辺回路を備えた半導体装置であって、
前記周辺回路を複数の回路ブロックに分割し、前記回路ブロックのそれぞれを、同じ高さを有した矩形で、それぞれが基本論理回路として機能するように構成された複数のスタンダードセルを、同じ高さになるように配置したセルブロックとして構成し、
前記メモリ回路におけるメモリセルトランジスタと容量下部電極を接続するために使用される容量コンタクトパッド配線を、前記スタンダードセルにおける入力信号配線として用いることを特徴とする半導体装置。
IPC (9件):
H01L 21/82
, H01L 21/824
, H01L 27/108
, H01L 21/822
, H01L 27/04
, H01L 23/52
, H01L 21/320
, H01L 23/522
, H01L 21/768
FI (5件):
H01L21/82 B
, H01L27/10 681F
, H01L27/04 D
, H01L21/88 Z
, H01L21/90 B
Fターム (37件):
5F033JJ19
, 5F033KK01
, 5F033QQ37
, 5F033UU04
, 5F033VV04
, 5F033VV05
, 5F033VV06
, 5F033VV16
, 5F038CD02
, 5F038CD04
, 5F038CD05
, 5F038DF05
, 5F038EZ08
, 5F038EZ20
, 5F064AA04
, 5F064BB07
, 5F064BB14
, 5F064CC12
, 5F064CC23
, 5F064DD10
, 5F064DD12
, 5F064DD19
, 5F064DD25
, 5F064EE08
, 5F064EE26
, 5F064EE27
, 5F064EE34
, 5F064EE42
, 5F083AD00
, 5F083GA09
, 5F083JA39
, 5F083LA11
, 5F083LA21
, 5F083MA06
, 5F083MA16
, 5F083MA19
, 5F083ZA01
前のページに戻る