特許

J-GLOBAL ID：201103066477558202

半導体容量素子

発明者： 本田 和孝
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 藤巻 正憲
公報種別：特許公報
出願番号（国際出願番号）：特願平1-182976
公開番号（公開出願番号）：特開平3-046359
特許番号：特許第2613941号
出願日： 1989年07月14日
公開日（公表日）： 1991年02月27日
請求項（抜粋）：

【請求項1】絶縁層とこの絶縁層を挟んで対向する矩形の上部電極及び下部電極とにより構成された基本容量素子を複数組有する半導体容量素子において、前記下部電極の対向する2辺から側方に導出された下部電極取り出し部と、この下部電極取り出し部に接続された下部電極接続配線と、前記上部電極に接続された上部電極接続配線とを有し、素子領域において前記下部電極接続配線及び前記上部電極接続配線は同一の層から相互に平行に形成されており、更にその長手方向が前記下部電極取り出し部の導出方向と直交することを特徴とする半導体容量素子。

IPC (2件)：

H01L 27/04 ,  H01L 21/822

FI (1件)：

H01L 27/04 C

引用特許：

審査官引用 (1件)

• 特開平2-002659