特許
J-GLOBAL ID：201103066581225959
半導体装置の作製方法
発明者：
,
,
出願人/特許権者：
公報種別：特許公報
出願番号（国際出願番号）：特願2000-066074
公開番号（公開出願番号）：特開2000-332257
特許番号：特許第4641586号
出願日： 2000年03月10日
公開日（公表日）： 2000年11月30日
請求項（抜粋）：
【請求項1】 一つの基板上に、
第1のゲート配線と重ならず、かつ第1のチャネル形成領域と第1の高濃度不純物領域とに挟まれた第1の低濃度不純物領域を第1の半導体膜に有する第1のnチャネル型TFTと、
第2のゲート配線と重なり、かつ第2のチャネル形成領域と第2の高濃度不純物領域とに挟まれた第2の低濃度不純物領域を第2の半導体膜に有する第2のnチャネル型TFTと、
第3のゲート配線と重なり、かつ第3のチャネル形成領域と第4の低濃度不純物領域に挟まれた第3の低濃度不純物領域、及び前記第3のゲート配線と重ならず、かつ前記第3の低濃度不純物領域と第3の高濃度不純物領域に挟まれた前記第4の低濃度不純物領域を第3の半導体膜に有する第3のnチャネル型TFTと、
第4のゲート配線と第4の半導体膜を有するpチャネル型TFTと、
を有する半導体装置の作製方法であって、
前記基板上に半導体膜を形成する第1工程と、
前記半導体膜における前記第1乃至第3のnチャネル型TFTとなる領域にp型不純物元素を添加して第1のp型不純物領域を形成する第2工程と、
少なくとも前記半導体膜における前記第2乃至第4の低濃度不純物領域となる領域にn型不純物元素を添加して第1のn型不純物領域を形成する第3工程と、
前記半導体膜をパターニングして前記第1乃至第4の半導体膜を形成する第4工程と、
前記第1乃至第4の半導体膜の上にゲート絶縁膜を形成する第5工程と、
前記ゲート絶縁膜の上に前記第1乃至第4のゲート配線を形成する第6工程と、
前記第1のゲート配線をマスクとして、少なくとも前記第1の半導体膜における前記第1の低濃度不純物領域となる領域にn型不純物元素を添加して第2のn型不純物領域を形成する第7工程と、
少なくとも前記第1乃至第3の半導体膜の前記第1乃至第3の高濃度不純物領域となる領域にn型不純物元素を添加して前記第1乃至第3の高濃度不純物領域を形成する第8工程と、
前記第4のゲート配線をマスクとして、前記第4の半導体膜における前記pチャネル型TFTのソース領域及びドレイン領域となる領域にp型不純物元素を添加して第2のp型不純物領域を形成する第9工程と、を有し、
前記第1工程後に、前記第2工程及び前記第3工程を行い、
前記第2工程及び前記第3工程後に、前記第4工程を行い、
前記第4工程後に、前記第5工程を行い、
前記第5工程後に、前記第6工程を行い、
前記第6工程後に、前記第7工程乃至第9工程を行うことを特徴とする半導体装置の作製方法。
IPC (4件)：
H01L 29/786 ( 200 6.01)
, G02F 1/1368 ( 200 6.01)
, G09F 9/30 ( 200 6.01)
, H01L 21/336 ( 200 6.01)
H01L 29/78 612 B
, G02F 1/136
, G09F 9/30 338
, H01L 29/78 613 A
, H01L 29/78 616 A
