特許

J-GLOBAL ID：201103067005392358

半導体集積回路装置

発明者： 新田 芳憲 ,  上野 昭司
出願人/特許権者： 株式会社東芝
代理人 (2件)： 砂井 正之 ,  山下 一
公報種別：公開公報
出願番号（国際出願番号）：特願2010-119256
公開番号（公開出願番号）：特開2011-249983
出願日： 2010年05月25日
公開日（公表日）： 2011年12月08日
要約：

【課題】出力トランジスタの過電流を簡略な回路構成で抑制する。【解決手段】半導体集積回路装置70の過電流保護回路30には、過電流検出部1と過電流制御部2が設けられる。過電流検出部1には、電流源11乃至13、NPNトランジスタQ1乃至Q3が設けられる。NPNトランジスタQ1及びNPNトランジスタQ2は第1のカレントミラー回路を構成し、NPNトランジスタQ2のコレクタ側から過電流検出信号Skkを出力する。NPNトランジスタQ1及びNPNトランジスタQ3は、第2のカレントミラー回路を構成し、NPNトランジスタQ3のコレクタ側から過電流制御信号Sksを過電流制御部2に出力する。過電流保護回路30は、出力トランジスタMDT1に流れる過電流を出力トランジスタMDT1のソースと抵抗R1の間で検出して、過電流を抑制する。【選択図】 図1

請求項（抜粋）：

出力端子に出力電流を第1の端子から出力する出力トランジスタと、 第1のトランジスタ側で第1の電流を流し、相対向する第2のトランジスタ側で前記第1の電流のn倍(ただし、n>1)の第2の電流を流す第1のカレントミラー回路と、前記第1のトランジスタ側で第1の電流を流し、相対向する第3のトランジスタ側で前記第1の電流の(n+m)倍(ただし、(n+m)>n)の第3の電流を流す第2のカレントミラー回路とを有し、前記第2のトランジスタの第1の端子から過電流検出信号を検出し、前記第3のトランジスタの第1の端子から過電流制御信号を検出し、前記第2及び第3のトランジスタの第2端子が前記出力トランジスタの第2の端子に接続される過電流検出部と、 前記過電流制御信号が入力され、前記過電流制御信号に基づいて前記出力トランジスタの制御端子に供給される制御信号の信号レベルを制御して過電流を抑制する過電流制御部と、 を具備することを特徴とする半導体集積回路装置。

IPC (2件)：

H03K 17/08 ,  G05F 1/10

FI (2件)：

H03K17/08 C ,  G05F1/10 304M

Fターム (29件)：

5H410BB05 ,  5H410CC02 ,  5H410DD02 ,  5H410EA11 ,  5H410EB01 ,  5H410FF05 ,  5H410FF25 ,  5H410LL06 ,  5H410LL15 ,  5H410LL20 ,  5J055AX34 ,  5J055AX64 ,  5J055BX16 ,  5J055CX07 ,  5J055DX12 ,  5J055DX52 ,  5J055EX06 ,  5J055EX07 ,  5J055EY02 ,  5J055EY12 ,  5J055EY17 ,  5J055EY21 ,  5J055EZ04 ,  5J055EZ10 ,  5J055EZ57 ,  5J055FX04 ,  5J055FX12 ,  5J055FX32 ,  5J055GX01