特許
J-GLOBAL ID:201103067135425983
論理回路設計方法
発明者:
出願人/特許権者:
代理人 (11件):
前田 弘
, 竹内 宏
, 嶋田 高久
, 竹内 祐二
, 今江 克実
, 藤田 篤史
, 二宮 克也
, 原田 智雄
, 井関 勝守
, 関 啓
, 杉浦 靖也
公報種別:特許公報
出願番号(国際出願番号):特願2001-197867
公開番号(公開出願番号):特開2003-016122
特許番号:特許第3803561号
出願日: 2001年06月29日
公開日(公表日): 2003年01月17日
請求項(抜粋):
【請求項1】 コンピュータに、
論理回路の演算または制御のアルゴリズムをC言語によって記述したアルゴリズムC記述を、機能を基準とした処理単位毎の状態に記述し直し、処理の実行順序を状態の遷移として記述することによって、ハードウェアの制御を記述した機能C記述に変換する機能C変換ステップと、
前記機能C変換ステップによって生成された機能C記述に、時間の概念であるクロック記述を挿入して、レジスタ・トランスファ(RT)レベルC記述に変換するRTレベルC変換ステップとを実行させるためのプログラムを記録した
コンピュータ読み取り可能な記録媒体。
IPC (3件):
G06F 17/50 ( 200 6.01)
, H01L 21/82 ( 200 6.01)
, G06F 9/45 ( 200 6.01)
FI (5件):
G06F 17/50 654 A
, G06F 17/50 654 G
, G06F 17/50 654 M
, H01L 21/82 C
, G06F 9/44 320 F
引用特許:
前のページに戻る