特許
J-GLOBAL ID：201103067320560986
耐ソフトエラー強化のメモリ・セル
発明者：
,
出願人/特許権者：
代理人 (1件)：
浅村 皓 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平1-332536
公開番号（公開出願番号）：特開平2-270192
特許番号：特許第3076349号
出願日： 1989年12月21日
公開日（公表日）： 1990年11月05日
請求項（抜粋）：
【請求項1】pチャネル・トランジスタおよびnチャネル・トランジスタを備えるインバータが二つ互いに交差結合している交差結合インバータであって、それぞれの前記インバータの前記pおよびnチャネル・トランジスタは共通ゲートを共有し、前記各インバータは前記nチャネル・トランジスタとpチャネル・トランジスタとの間に接続される第1ダイオードをさらに含む前記交差結合トランジスタと、一方のインバータの一方のトランジスタのゲートと、他方のインバータの前記一方のトランジスタとは異なる導電型のトランジスタのドレーンとの間に接続される第2ダイオードと、を有し、前記各インバータの前記pおよびnチャネル・トランジスタの前記共通ゲートは前記第1と第2ダイオードの上に配置されていて、前記各インバータで前記第2ダイオードのカソードは前記nチャネル・トランジスタのドレーンに接続し、前記各インバータで前記第2ダイオードのアノードと前記pチャネル・トランジスタのドレーンとの間に接続された結合トランジスタを有するメモリ・セル。
IPC (2件)：
H01L 21/8244
, H01L 27/11
