特許

J-GLOBAL ID：201103067505214820

多入力データソーティング回路

発明者： 上村 司
出願人/特許権者： NECエンジニアリング株式会社
代理人 (1件)： 尾関 伸介
公報種別：特許公報
出願番号（国際出願番号）：特願2000-173286
公開番号（公開出願番号）：特開2001-350622
特許番号：特許第4428819号
出願日： 2000年06月09日
公開日（公表日）： 2001年12月21日
請求項（抜粋）：

【請求項1】 m個のnビット入力データを受けて大きさの順にソーティングして出力する多入力データソーティング回路において、 前記m個のnビット入力データを入力とするm個のデータレジスタと、該m個のデータレジスタからを受けるm個のデータセレクタ回路を有するデータ制限回路と、該データ制限回路から出力されるm個のnビットデータの内の最大値のデータを検出する最大値検出回路と、該最大値検出回路が検出した最大値データを保存する最大値ラッチ回路と、該最大値ラッチ回路からの前記最大値データと前記m個のnビット入力データとを比較し、両データが一致している入力データに対応する第1の論理値と、該両データが一致していない入力データに対応する第2の論理値とでなるm個のセレクタ制御信号を生成する最大値一致検出回路と を備え、 前記データ制限回路におけるm個のデータセレクタ回路は、前記m個のnビット入力データとともに前記m個のセレクタ制御信号をそれぞれ受け、該セレクタ制御信号が第1の論理値である前記nビット入力データを「0」に置き換えて出力するとともに、該セレクタ制御入力が第2の論理値である前記nビット入力データはそのまま出力する ことを特徴とする多入力データソーティング回路。

IPC (2件)：

G06F 7/02 ( 200 6.01) ,  G06F 7/24 ( 200 6.01)

FI (2件)：

G06F 7/02 M ,  G06F 7/24 B

引用特許：

審査官引用 (4件)

• 特開昭63-304318
  
• 特開平3-223924
  
• 特開昭62-174827
  
• 特開昭63-265324