特許

J-GLOBAL ID：201103068124162545

半導体装置の製造方法

発明者： 中西 朋子
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 布施 行夫 ,  大渕 美千栄 ,  永田 美佐
公報種別：公開公報
出願番号（国際出願番号）：特願2009-138899
公開番号（公開出願番号）：特開2010-287648
出願日： 2009年06月10日
公開日（公表日）： 2010年12月24日
要約：

【課題】電解メッキ工程において、安定した給電が可能な半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、有効チップ領域である第1の領域20と、第1の領域20の周縁を囲む第2の領域30と、を有した半導体ウエハー1を用意する工程と、第2の領域30に樹脂突起40を形成する工程と、第1の領域20及び第2の領域30に第1の導電層50を形成する工程であって、第1の導電層50は樹脂突起40の上に位置する第1の部分51を有するように、第1の導電層50を形成する工程と、第1の導電層50の上にレジスト層60を形成する工程と、少なくとも第1の導電層50の第1の部分51の上に位置するレジスト層60を除去する工程と、第1の導電層50の第1の部分51に給電して、電解メッキにより第1の導電層50の上に第2の導電層90を形成する工程と、を含む。【選択図】図2

請求項（抜粋）：

集積回路が形成された第1の領域と、前記第1の領域の周縁を囲む第2の領域と、を有した半導体ウエハーを用意する工程と、 前記第2の領域に樹脂突起を形成する工程と、 前記第1の領域及び前記第2の領域に第1の導電層を形成する工程であって、前記第1の導電層は前記樹脂突起の上に位置する第1の部分を有するように、前記第1の導電層を形成する工程と、 前記第1の導電層の上にレジスト層を形成する工程と、 少なくとも前記第1の導電層の前記第1の部分の上に位置する前記レジスト層を除去する工程と、 前記第1の導電層の前記第1の部分に給電して、電解メッキにより前記第1の導電層の上に第2の導電層を形成する工程と、 を含む半導体装置の製造方法。

IPC (3件)：

H01L 21/288 ,  H01L 21/60 ,  C25D 7/12

FI (4件)：

H01L21/288 E ,  H01L21/92 604B ,  H01L21/92 604S ,  C25D7/12

Fターム (17件)：

4K024AA02 ,  4K024AA03 ,  4K024AA09 ,  4K024AA11 ,  4K024BA15 ,  4K024BB12 ,  4K024BC10 ,  4K024FA07 ,  4K024FA08 ,  4M104BB02 ,  4M104BB04 ,  4M104BB05 ,  4M104BB09 ,  4M104BB13 ,  4M104BB14 ,  4M104BB18 ,  4M104DD52