特許

J-GLOBAL ID：201103068929619100

スキャンフリップフロップ回路及びこれを用いたスキャンテスト方法

発明者： 神庭 康二
出願人/特許権者： ルネサスエレクトロニクス株式会社
代理人 (1件)： 家入 健
公報種別：特許公報
出願番号（国際出願番号）：特願2000-122558
公開番号（公開出願番号）：特開2001-305180
特許番号：特許第4579370号
出願日： 2000年04月24日
公開日（公表日）： 2001年10月31日
請求項（抜粋）：

【請求項1】 通常論理入力信号が入力される第1の入力端子及びスキャン論理入力信号が入力される第2の入力端子を具備し、通常動作時に前記通常論理入力信号を出力するとともに、スキャンテスト時に前記スキャン論理入力信号を出力するセレクタ回路と、該セレクタ回路から出力された信号を取り込んでラッチ出力するマスタスレーブ回路と、該マスターラッチ回路から出力された信号を取り込んでラッチ出力するための第1及び第2の出力端子を具備し、通常動作時に前記マスターラッチ回路から出力された信号を取り込んで前記第1の出力端子を介してラッチ出力するとともに、スキャンテスト時に前記マスターラッチ回路から出力された信号を取り込んで前記第1及び第2の出力端子を介してラッチ出力するスレーブラッチ回路とを有してなるスキャンフリップフロップ回路において、 前記スレーブラッチ回路は、通常動作時に前記第2の出力端子から出力される出力値を電源電位に固定することを特徴とするスキャンフリップフロップ回路。

IPC (4件)：

G01R 31/28 ( 200 6.01) ,  H01L 21/822 ( 200 6.01) ,  H01L 27/04 ( 200 6.01) ,  H03K 3/037 ( 200 6.01)

FI (3件)：

G01R 31/28 G ,  H01L 27/04 T ,  H03K 3/037 B