データバッファ回路

発明者：
出願人/特許権者：
代理人 (1件)：井桁貞一
公報種別：特許公告
出願番号（国際出願番号）：特願平1-044501
公開番号（公開出願番号）：特開平2-223241
出願日： 1989年02月23日
公開日（公表日）： 1990年09月05日
請求項（抜粋）：

【請求項1】データが含まれている有効部分とデータが含まれていない無効部分とで構成されている受信信号のフレームを装置内フレームに乗り換える際、受信信号と該受信信号に同期し,該受信信号中の有効部分,無効部分を示す第1の識別信号が入力するが,該第1の識別信号が有効部分の間はデータが書き込まれ,無効部分の間は書き込みが停止されるシフトレジスト手段(2)と、入力する制御信号の状態に対応して該シフトレジスト手段の出力をセレクトして送出するセレクタ(4)と、該第1の識別信号と該装置内フレーム中の有効部分,無効部分を示す該2の識別信号とが入力するが,該第1の識別信号の状態にかかわらず,該第2の識別信号が有効部分の間は該シフトレジスタ手段から欠落・重複のないデータを取り出し,無効部分の間は重複データを取り出すが,該無効部分の直前と直後に取り出したデータについては欠落・重複のない様に該セレクタを制御する制御信号を送出する制御部(3)とを有することを特徴とするデータバッファ回路。

IPC (2件)：

H04J 3/06 D 8226-5K , H04L 7/00 A 7741-5K

引用特許：

審査官引用 (2件)

特開昭62-054541
特開昭58-058952

前のページに戻る