特許
J-GLOBAL ID：201103069975870476
処理装置
発明者：
,
出願人/特許権者：
,
,
代理人 (1件)：
河野 登夫
公報種別：公開公報
出願番号（国際出願番号）：特願2009-278868
公開番号（公開出願番号）：特開2011-123569
出願日： 2009年12月08日
公開日（公表日）： 2011年06月23日
要約：
【課題】処理部からのWDパルスに基づき、より正確に処理部の動作異常を検出して安全性を高めることができる処理装置を提供する。【解決手段】CPU10が正常時に周期的に出力するパルス信号が、複数の端子から出力され、CPU10の動作を監視して異常を検出する監視回路14へ入力される。監視回路14は、異常を検出した場合にCPU10を再起動させる再起動部として動作する。監視回路14は、CPU10の複数の端子からのパルス信号が、周期的に出力されているか否かを判断し、いずれも周期的に出力される場合には正常、いずれも出力されない場合には異常と判断してリセット信号を入力し、一部が出力されて他の一部は出力されない場合には断線が発生したことを検知して出力する。【選択図】図1
請求項（抜粋）：
機器を制御するための信号処理を実行し、該信号処理に係る信号を入出力する複数の端子を有する処理部と、該処理部を再起動させる再起動部とを備える処理装置において、
前記処理部は、前記複数の端子の内の任意の複数の端子から同一パルス信号を周期的に出力するようにしてあり、
前記再起動部は、
前記同一パルス信号を夫々入力する複数の端子を有し、
該複数の端子から入力するパルス信号を夫々、周期的に受信するか否かを判断する判断手段を備え、
該判断手段により、前記複数の端子から夫々入力するパルス信号のいずれも周期的に受信しないと判断した場合、前記処理部を再起動させるようにしてあること
を特徴とする処理装置。
IPC (1件)：
FI (1件)：
Fターム (3件)：
5B042JJ21
, 5B042JJ27
, 5B042KK02
