特許

J-GLOBAL ID：201103070112013212

半導体装置の製造方法

発明者： 前田 和夫 ,  徳増 徳 ,  西本 裕子
出願人/特許権者： 株式会社半導体プロセス研究所
代理人 (1件)： 岡本 啓三
公報種別：特許公告
出願番号（国際出願番号）：特願平1-339072
公開番号（公開出願番号）：特開平3-198339
出願日： 1989年12月27日
公開日（公表日）： 1991年08月29日
請求項（抜粋）：

【請求項1】凹部の表面がSi面であり、凸部の表面が熱SiO2面である基板上にTEOS-O3反応のCVD法によりSiO2を堆積して前記凹部を埋めることを特徴とする半導体装置の製造方法。

IPC (1件)：

H01L 21/76

FI (1件)：

H01L 21/76 L

引用特許：

審査官引用 (4件)

• 特開昭61-194767
  
• 特開平1-217927
  
• 特開平1-217927
  
• 特開昭58-169963