特許

J-GLOBAL ID：201103071007542125

半導体記憶装置及びその製造方法

発明者： 小石川 幸正
出願人/特許権者： NECエレクトロニクス株式会社
代理人 (1件)： 加藤 朝道
公報種別：特許公報
出願番号（国際出願番号）：特願平11-078651
公開番号（公開出願番号）：特開2000-277633
特許番号：特許第3425887号
出願日： 1999年03月23日
公開日（公表日）： 2000年10月06日
請求項（抜粋）：

【請求項1】シリコン基板上にゲート絶縁膜、フローティングゲート、層間絶縁膜及びコントロールゲートが順次積層され、前記コントロールゲート表面にシリサイド層が形成されてなる半導体記憶装置において、前記フローティングゲートの側壁に、複数の部材により構成されるサイドウォールが配設されていることを特徴とする半導体記憶装置。

IPC (5件)：

H01L 21/8247 ,  H01L 21/28 301 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 21/28 301 T ,  H01L 29/78 371 ,  H01L 27/10 434