特許

J-GLOBAL ID：201103071174153912

密閉状態を確証するプロセス及びそのための半導体デバイス

発明者： スティーヴン・エドワード・ストーラー
出願人/特許権者： デルフィ・テクノロジーズ・インコーポレーテッド
代理人 (1件)： 社本 一夫 (外5名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-169639
公開番号（公開出願番号）：特開2000-135700
特許番号：特許第3187389号
出願日： 1999年06月16日
公開日（公表日）： 2000年05月16日
請求項（抜粋）：

【請求項1】 キャビティ(16)をその間に画成する2つの結合されたウェハ(10,12)の間の密閉状態を検査するための方法であって、前記方法は、半導体基板(10)にむき出しのPN接合ダイオード(20)を形成し、デバイスウェハ(10)をキャッピングウェハ(12)に結合して、前記PN接合ダイオード(20)を、前記デバイスウェハ(10)及び前記キャッピングウェハ(12)により両ウェハ間に画成されるキャビティ(16)の内部に閉じ込め、次に、前記PN接合ダイオード(20)に逆方向電流を流し、前記キャビティ(16)の内部に存在する湿気の示度として、前記逆方向電流を測定するか、又は、前記逆方向電流により引き起こされる電圧を測定する、各工程を含む、前記方法。

IPC (5件)：

B81C 5/00 ,  G01B 7/14 ,  G01C 19/56 ,  G01L 9/04 101 ,  G01P 15/08

FI (5件)：

B81C 5/00 ,  G01B 7/14 Z ,  G01C 19/56 ,  G01L 9/04 101 ,  G01P 15/08 P