特許

J-GLOBAL ID：201103071731299062

半導体装置及びその製造方法

発明者： 和田 環 ,  藤嶋 敦 ,  倉冨 文司 ,  増田 正親
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： 秋田 収喜
公報種別：特許公報
出願番号（国際出願番号）：特願2000-116596
公開番号（公開出願番号）：特開2001-298127
特許番号：特許第3976984号
出願日： 2000年04月18日
公開日（公表日）： 2001年10月26日
請求項（抜粋）：

【請求項1】 表面および裏面を有する配線基板と、 前記配線基板の裏面に配置された複数のコネクタ端子と、 前記配線基板の表面に配置された、フラッシュメモリ評価用の複数の評価用端子と、 前記複数の評価用端子のうちモールドゲート兼用配線構造端子を露出し、且つ、それ以外の評価用端子を覆うように、前記配線基板の表面に形成されたソルダーレジストと、 前記ソルダーレジスト上に接着剤で固定されたフラッシュメモリチップおよび前記フラッシュメモリチップ用のコントローラチップと、 前記フラッシュメモリチップおよび前記コントローラチップを覆い、且つ、 前記複数の評価用端子のうちモールドゲート兼用配線構造端子を覆い、それ以外の評価用端子を露出するように、前記配線基板の表面上に形成されたレジンと、 を有することを特徴とする半導体装置。

IPC (6件)：

H01L 23/28 ( 200 6.01) ,  B42D 15/10 ( 200 6.01) ,  G06K 19/077 ( 200 6.01) ,  H01L 25/18 ( 200 6.01) ,  H01L 25/04 ( 200 6.01) ,  H05K 3/28 ( 200 6.01)

FI (6件)：

H01L 23/28 Z ,  B42D 15/10 521 ,  G06K 19/00 K ,  G06K 19/00 L ,  H01L 25/04 Z ,  H05K 3/28 D