特許
J-GLOBAL ID：201103073356446250
符号誤り訂正回路及び符号誤り訂正方法
発明者：
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小橋 信淳
公報種別：特許公報
出願番号（国際出願番号）：特願平11-256960
公開番号（公開出願番号）：特開2001-084155
特許番号：特許第3973066号
出願日： 1999年09月10日
公開日（公表日）： 2001年03月30日
請求項（抜粋）：
【請求項1】 pビット長のビットデータ列を有する元データをi行j列のマトリックス状に仮想的に配列するものとして、前記各行iに位置する各ビットデータを前記各列jの順に沿って選択することで、前記元データをインターリーブする方式の符号誤り訂正回路であって、
1行当たり2のべき乗のビット長2nを有する記憶領域を複数行備える記憶手段と、
前記元データをビット長2nずつに分けて前記記憶手段の各行の記憶領域に記憶させる制御手段と、
前記pビット長が2のべき乗のビット長2x-1と2xの間のビット長となる関係に基づいて設定されたxビット長を有し、計数動作によって上位x-nビットが前記仮想的なマトリックスにおける前記j列の位置を示し、下位nビットが前記仮想的なマトリックスにおける前記i行の位置を示す計数データを生成するカウンタ手段と、
前記計数データの上位x-nビットのデータに基づいて、前記j列の位置に存在するビットデータの記憶されている前記記憶手段の記憶領域を指すアドレスデータを生成するアドレスデコード手段と、
前記計数データの下位nビットのデータに基づいて、前記アドレスデータの指す前記記憶領域に記憶されているビットデータのうち、前記i行の位置に存在するビットデータを指すビット選択データを生成する選択データデコード手段と、
を具備し、
前記制御手段が、前記アドレスデータと前記ビット選択データに基づいて、前記記憶手段に記憶させた前記元データの各ビットデータを選択することにより、前記仮想的なマトリックスにおける前記各行iと各列jの順に沿って前記元データの各ビットデータを選択するインターリーブ処理を行うこと、
を特徴とする符号誤り訂正回路。
IPC (2件)：
G06F 11/10 ( 200 6.01)
, H03M 13/27 ( 200 6.01)
G06F 11/10 330 F
, H03M 13/27
