特許

J-GLOBAL ID：201103073915166122

バーストタイプのRAM装置及びそのアドレス発生方法

発明者： 金成律
出願人/特許権者： 三星電子株式会社
代理人 (2件)： 大塚 康徳 ,  松本 研一
公報種別：特許公報
出願番号（国際出願番号）：特願平11-221236
公開番号（公開出願番号）：特開2000-076866
特許番号：特許第3779500号
出願日： 1999年08月04日
公開日（公表日）： 2000年03月14日
請求項（抜粋）：

【請求項1】データを貯蔵するメモリセルアレーを有し、少なくとも2つのデータが1つのクロックサイクルの間に入/出力されるダブルデータ速度方式を具えるバーストタイプのRAM装置において、 外部から印加される初期アドレスを受けるアドレスバッファと、 前記アドレスバッファからの前記初期アドレスに応じて、第1アドレスを順次発生する第1アドレス発生器と、 前記第1アドレスを受け、前記バースト動作モードの間に、バースト長さ及びバーストタイプを示すバースト情報信号によって第2アドレスを発生する第2アドレス発生器とを含み、 前記第1アドレスは、バースト動作モードの間の前記クロックサイクルの第1半周期に各々対応し、第2アドレスは、前記バースト動作モードの間の前記クロックサイクルの第2半周期に各々対応することを特徴とするRAM装置。

IPC (3件)：

G11C 11/413 ( 200 6.01) ,  G11C 11/408 ( 200 6.01) ,  G11C 11/407 ( 200 6.01)

FI (3件)：

G11C 11/34 J ,  G11C 11/34 354 B ,  G11C 11/34 362 S