特許

J-GLOBAL ID：201103074542134728

メモリ回路において使われる書き込み回路のためのスキューを削減したタイミング方式

発明者： キム カーバー ハーディー
出願人/特許権者： ユナイテッド・メモリーズ・インコーポレーテッド ,  ソニー株式会社
代理人 (1件)： 萩原 誠
公報種別：特許公報
出願番号（国際出願番号）：特願2001-012952
公開番号（公開出願番号）：特開2002-015581
特許番号：特許第3492321号
出願日： 2001年01月22日
公開日（公表日）： 2002年01月18日
請求項（抜粋）：

【請求項1】 メモリ回路においてデータを処理するための方法であって、データ信号を生成するステップと、選択信号を生成するステップと、第1の状態から前記第1の状態とは異なる第2の状態へ移行する第1の遷移と、前記第2の状態から前記第1の状態へ移行する第2の遷移とを有するクロック信号を生成するステップと、前記データ信号が前記クロック信号の第1の遷移に対して応答し、前記第1の遷移の発生時に選択的にアクティブとなるように調整するステップと、前記選択信号が前記クロック信号の前記第2の遷移に対して応答し、前記第2の遷移の発生時に選択的にアクティブとなるように調整するステップと、前記データが選択的に処理されるイネーブル状態を選択的に示すイネーブル制御信号を前記クロック信号の前記第2の遷移に対して応答して生成するステップとを含むことを特徴とする方法。

IPC (3件)：

G11C 11/413 ,  G11C 11/407 ,  G11C 11/417

FI (6件)：

G11C 11/34 J ,  G11C 11/34 301 A ,  G11C 11/34 305 ,  G11C 11/34 354 C ,  G11C 11/34 354 D ,  G11C 11/34 362 S

引用特許：

審査官引用 (1件)

• 特開平1-196790