特許
J-GLOBAL ID:201103074550091663

線形変換を実行する際の効率を強化する方法

発明者:
出願人/特許権者:
代理人 (2件): 本城 雅則 ,  本城 吉子
公報種別:特許公報
出願番号(国際出願番号):特願2002-533113
特許番号:特許第3744896号
出願日: 2001年10月05日
請求項(抜粋):
【請求項1】 実数、複素数、または有限の場の上で、少なくとも1つのn次元入力ベクトルに対して与えられたr×n変換行列によって表わされる線形変換を実行する際の効率を強化する方法において、 (1)前記r×n変換行列を修正し、次数を削減して修正された行列を生成する段階であって、以下の(A)〜(D)の段階を含む段階、 (A)前記r×n変換行列の2つの行について、同じ次元の2つの0でなく、それぞれ他方の積である行ベクトルである等価な行のグループを識別し、もし存在する場合には前記等価な行のグループから保持する行を選択し、前記等価な行のグループ中の前記選択された行を除く1またはそれ以上の前記等価な行を省略し、かつ、前記各省略された行と前記選択された行との間の比をメモリに格納する段階、 (B)前記r×n変換行列のゼロの列を省略する段階、 (C)正規化した行列を生成するために、列の要素が指標順である場合に各列のリード要素は各列のゼロでない最初の要素であるリード要素の逆数を残存する列にそれぞれ掛けることにより、前記r×n変換行列の残存する列を正規化する段階、および (D)前記正規化した行列中の等しい列のグループを識別し、前記等しい列から保持する列を選択し、前記等しい列のグループ中の前記選択された列を除く1つまたはそれ以上の前記等しい列を省略する段階、 (2)チャンネル上の信号に対応するn次元入力ベクトルを受信する段階と、 (3)前記省略されたゼロの列に対応する前記n次元入力ベクトルの要素を省略し、前記r×n変換行列の前記残存する列を正規化する際に用いられた前記リード要素を前記入力ベクトルの要素に掛けることにより前記入力ベクトルを正規化し、かつ識別された前記等しい列のグループ別に正規化された前記入力ベクトルの要素を合計することにより、前記修正された行列に従って、前記n次元入力ベクトルから修正されたベクトルを発生させる段階と、 (4)前記修正された行列に従って前記修正されたベクトルの要素の合計を累積するためのハードウェア手段を用いて、前記修正されたベクトルに前記修正された行列を掛け、前記メモリ中に格納された1つまたはそれ以上の前記比を用いて、前記1つまたはそれ以上の省略された行に対応する前記r次元の出力ベクトルの要素を発生させることにより、r次元の出力ベクトルを獲得する段階と、 から構成されることを特徴とする方法。
IPC (2件):
G06F 17/14 ( 200 6.01) ,  G06F 17/16 ( 200 6.01)
FI (2件):
G06F 17/14 A ,  G06F 17/16 K
引用特許:
出願人引用 (2件) 審査官引用 (5件)
  • 特開平2-273867
  • 特開平2-273867
  • 特開平2-273867
全件表示

前のページに戻る