特許

J-GLOBAL ID：201103074557896004

薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、電子機器

発明者： 谷口 理
出願人/特許権者： ソニー株式会社
代理人 (4件)： 藤島 洋一郎 ,  三反崎 泰司 ,  長谷部 政男 ,  田名網 孝昭
公報種別：公開公報
出願番号（国際出願番号）：特願2010-014339
公開番号（公開出願番号）：特開2011-155061
出願日： 2010年01月26日
公開日（公表日）： 2011年08月11日
要約：

【課題】閾値電圧を簡便に制御することが可能な薄膜トランジスタ、ならびにそのような薄膜トランジスタを用いた表示装置および電子機器を提供する。【解決手段】TFT1は、基板上に、ゲート電極13、ゲート絶縁膜14、n型酸化物半導体層15(チャネル層)およびソース・ドレイン電極17A,17Bをこの順に備える。n型酸化物半導体層15上のソース・ドレイン電極17A,17B側には、p型酸化物半導体層16Aが積層されており、pn接合が形成されている。n型酸化物半導体層15において、キャリアの蓄積が抑制され、これによりキャリア濃度が低減される。【選択図】図1

請求項（抜粋）：

ゲート電極と、 一対のソース・ドレイン電極と、 前記ゲート電極と前記一対のソース・ドレイン電極との間に設けられると共にチャネルを形成する第1の酸化物半導体層と、 前記第1の酸化物半導体層の前記一対のソース・ドレイン電極側に設けられると共に、前記第1の酸化物半導体層とは異なる極性を有する第2の酸化物半導体層と を備えた薄膜トランジスタ。

IPC (1件)：

H01L 29/786

FI (3件)：

H01L29/78 618B ,  H01L29/78 618E ,  H01L29/78 618F

Fターム (26件)：

5F110AA08 ,  5F110BB01 ,  5F110CC05 ,  5F110CC07 ,  5F110DD02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE44 ,  5F110FF30 ,  5F110GG01 ,  5F110GG19 ,  5F110GG25 ,  5F110GG32 ,  5F110GG36 ,  5F110GG42 ,  5F110GG43 ,  5F110GG52 ,  5F110HK03 ,  5F110HK04 ,  5F110NN02 ,  5F110NN12 ,  5F110NN40 ,  5F110QQ09